高速SAR的片内reference buffer都是怎么做的？

雨丝 · 发表于 2014-4-7 08:48:51

谢谢suming。
能分享一下你sar更多的细节吗？具体指标？功耗面积？电容多大？用的什么结构是否分段？有没有电容校准？

回复雨丝
全集成内部快buffer，replica source结构，这部分功耗仍然占了整体70%的功耗，不过如果采用 ...
sumig 发表于 2014-4-6 21:58

登录/注册后可看大图

sumig · 发表于 2014-4-9 00:10:25

回复 31# 雨丝

SAR ADC面积如果加上decap这些0.07左右，不过bandgap占了个大头，下一版着重把bandgap搞一下。还有就是reference的不对称PSRR着实是个问题。

sumig · 发表于 2014-4-9 00:13:24

回复 32# sumig

一个reference buffer基本就吃掉了6mA多的电流，这个太汗了~

雨丝 · 发表于 2014-4-9 07:28:09

这个面积和功耗比pipeline小多了！
电容分段了吗？校准了吗？

回复 sumig
一个reference buffer基本就吃掉了6mA多的电流，这个太汗了~
sumig 发表于 2014-4-9 00:13

登录/注册后可看大图

lxc531 · 发表于 2014-4-9 08:44:16

是非二进制的？

雨丝 · 发表于 2014-4-9 10:07:29

問一下 1Mhz sigma_delta ..那 over sample 要多高 clock ? 多少 bit ?

SAR 一般 1Mhz 大家會要求 cl ...
peterlin2010 发表于 2014-4-3 13:32

登录/注册后可看大图

24倍够了，对于10bit的 ,10倍以上过采样率就能做了。

雨丝 · 发表于 2014-4-9 16:28:47

雨丝你好，能不能介绍下你对这片文章的理解，谢谢！
whxijinping 发表于 2014-4-4 15:32

登录/注册后可看大图

最原始的出处是 S.-H. Cho, C.-K. Lee, B.-R.-S. Sung, and S.-T. Ryu, “Digital error correction technique for binary decision successive approximation ADCs,” Electron. Lett., pp. 395–397, Apr. 2009.

类似出现的有 Cho et. al., “A 550-uW 10-b 40-MS/s SAR ADC with Multistep addition-only digital error correction”, JSSC, aug. 2011 13

whxijinping · 发表于 2014-4-9 16:32:56

电容是否分段了？是否需要校准？谢谢

sumig · 发表于 2014-4-9 20:33:25

本帖最后由 sumig 于 2014-4-9 21:11 编辑

回复 34# 雨丝

没有分段，纯粹版图硬匹配，这也是现在最忧心的地方~

雨丝 · 发表于 2014-4-10 06:57:59

我准备就用上面论文里那种冗余。
打算分两段，凑了一下能凑整数倍电容。
现在估计难点转移到input buffer，实际是个有源滤波器的驱动能力了。驱动能力要比以前大十多倍啊！

回复雨丝
没有分段，纯粹版图硬匹配，这也是现在最忧心的地方~
sumig 发表于 2014-4-9 20:33

登录/注册后可看大图

[求助] 高速SAR的片内reference buffer都是怎么做的？

站长推荐 /2