XILINX FPGA 调用大RAM 时序不过如何解决

gg9132qq · 发表于 2014-4-8 20:26:42

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

XILINX FPGA 调用大RAM 时序不过如何解决？调用了一个较大的IPCORE，用了200多个的ram18。
现在的读使能和读地址，时序不过。
应该是扇出都太大，而FPGA的ram位置是固定的。
已经添加了约束扇出最大20(maxfanout=20)和寄存器复制(register duplication)
仍然不行。
还有什么好办法吗？
ram的大小没法减小，设计需要。
Virtex6 系列器件

haitaox · 发表于 2014-4-9 08:58:04

如果只是读使能和读地址时序不过，需要看看读使能和读地址的关键路径，逻辑延时和布线延时各占多少，增加流水线，减少逻辑延时会改善时序

gg9132qq · 发表于 2014-4-9 11:13:04

回复 2# haitaox

不是读地址使能的时序是这两个信号去ram端口不过扇出大

sina4321 · 发表于 2014-4-9 12:56:29

回复 1# gg9132qq

1.增加流水级数 2.尝试关闭trim功能，打开寄存器复制功能，可以看map结果是否复制成功
3.还不行的话将ram操作拉长为2周期，设置多周期约束

gg9132qq · 发表于 2014-4-11 21:47:14

回复 4# sina4321

复制寄存器已经使能了
ram输出流水已经2级了
没什么用

sina4321 · 发表于 2014-4-12 13:33:20

其实也可以考虑曲线解决
把ram模块分为多个控制器，每个控制器本身做好时序控制
然后把多个控制器集合到一起使用，也控制好时序，我觉得应该没问题
主频需要多高？ram实际操作带宽有多大？

glace12123 · 发表于 2014-4-12 22:04:51

约束时序一般是用来解决不常有的软件抽风的，时序约束加得越多，会让系统越脆弱，毕竟每一次布局布线的难度增加了，也许解决了这个，另外一个又没有约束到。。
关键还是代码，按照常用的时序挑战方式去修改代码把，问题应该不大

ja5623 · 发表于 2014-5-2 01:50:45

学习学习

[求助] XILINX FPGA 调用大RAM 时序不过如何解决

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2

[求助] XILINX FPGA 调用大RAM 时序不过 如何解决

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2

[求助] XILINX FPGA 调用大RAM 时序不过如何解决