关于xilinx的pcie仿真说明！！！！pcie仿真建议看一下

shiyinjita · 发表于 2014-3-31 22:41:46

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 shiyinjita 于 2014-3-31 22:48 编辑

最近论坛的兄弟们玩pcie的时候，很多被仿真所困惑，由于很久以前玩过pcie，但是目前忘记的差不多了，就简单的说一下仿真步骤与仿真错误。1：在spartan6下，可以直接生成testbench使用。不会出现错误的情况
2：在V5，V6，V7下不管生成的是RP 还是EC，都需要修改文件路径。具体文件忘记了，是include中指定的路径。
3：查看·define中有没有定义simulation选项
4：查看有没有定义·timescale .
5：xilinx生成的testbench只能进行pio仿真，所以如果想仿真DMA的朋友，只能在testbench的基础上写一个，不过DMA的testbench比较简单，几天就可以搞定。
6：在进行PIO仿真的时候，找到RP端的tx开头的文件，里面有个testname 可以把那里面的内容修改掉，来实现自己的仿真。

注意的是不管怎么仿真，都必须要熟悉tlp的协议，最好是参考一下pcie的书籍。

shiyinjita（动静道人）
2014-03-31

shiyinjita · 发表于 2014-3-31 22:50:39

除非是AER rc等的仿真问题，我会专门做讨论，简单的PIO仿真建议FPGA设置者自己看文档，

guuch · 发表于 2014-3-31 23:24:04

回复 2# shiyinjita

版主，使用xilinx生成IP核自己产生的examle project,仿真CPLD TLP时,使用dsport中TSK_TX_COMPLETION_DATA可以看到CPLD TLP在dsport端已经发出,但ep端接收不到这个TLP（其中可以收到从Endpoint到dsport的CPLD tlp包），我对寄存器参数按照网上的设置了board.RP.cfg_usrapp.TSK_READ_CFG_DW(32'h00000001); board.RP.cfg_usrapp.TSK_WRITE_CFG_DW(32'h00000001, 32'h00000007, 4'b1110);
board.RP.cfg_usrapp.TSK_READ_CFG_DW(32'h00000001);但是还是不行，期待你的解答，非常感谢。

shiyinjita · 发表于 2014-4-2 22:42:21

回复 3# guuch

你这样做相当于DMA模式的仿真了，不仅是RC 还有EP端都需要设置

guuch · 发表于 2014-4-2 23:08:37

回复 4# shiyinjita

那请问你RC抑或EP是怎样配置的呢？或者有什么文档可以说明的呢？非常感谢

guuch · 发表于 2014-4-2 23:12:50

回复 4# shiyinjita
本人就是在DMA模式下，但是你所说的关于模式配置有点不太明白，能否说的更为透彻一点，非常谢谢

shiyinjita · 发表于 2014-4-5 08:32:01

回复 6# guuch

具体忘记了，但是你可以参考英文版的标准pcie协议，我当时就是按照这个说明改的

chanon · 发表于 2014-4-14 09:26:02

楼主，你好！我想问一下，那个DMA与PIO上电时的初始化是一样的吗？？有没有相关的资料能分享一下？？

lvyingchun · 发表于 2014-4-14 21:05:15

大神，你好，我现在在做DMA仿真，DMA发出的MRD，RP没有收到，这是什么情况？可以将你所在的DMA，testbench拿出来，让我们学习下么

liyuezhou123 · 发表于 2014-4-17 05:42:00

谢谢了

[原创] 关于xilinx的pcie仿真说明！！！！pcie仿真建议看一下

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2