求助两个独立module的DFT问题

snowzx · 发表于 2014-3-27 16:13:15

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本人新手，求助各位大神。有两个独立的数字模块A和B，它们在版图上分别在两个位置，这需要分别独立进行DC和ICC的吧？现在希望A和B的scan chain是连在一起的，共用一个scanclock，A的scanout作为B的scanin，请问这应该怎么实现？是A和B分别作DFT，然后在版图上连线吗？它们共同的ATPG怎么生成？也就是给TetraMAX输入什么样的设计网表？谢谢各位大神啦！

ldcyes · 发表于 2014-3-27 18:05:36

一定要串起来么不能分时复用么？先测a 然后测b

snowzx · 发表于 2014-3-28 10:35:38

回复 2# ldcyes
谢谢您的回复，电路设计要求是串在一起，请问不好实现吗？还有，想问一下：
1、功能模式下电路是多时钟域的，DFT模式下只用一个scan clock，那么在DC约束的时候，以功能模式的多时钟域为基准，还是以DFT模式的单时钟域为基准？之后ICC读入功能模式的sdc？还是DFT的sdc？
2、set_case_analysis在DFT中可以使用吗？能不能做DFT时，用这个命令设置scan_mode=1？
本人新手菜鸟，麻烦你啦！

snowzx · 发表于 2014-4-3 11:06:32

自己顶下，别沉了，求指点啊

ldcyes · 发表于 2014-4-3 12:40:15

回复 3# snowzx

综合当然用func的sdc，scan 复用 function的clock tree，SCA 到function的tree上，在sta的时候分func和scan分别加constraint。

snowzx · 发表于 2014-4-3 13:38:35

回复 snowzx

综合当然用func的sdc，scan 复用 function的clock tree，SCA 到function的tree上， ...
ldcyes 发表于 2014-4-3 12:40

登录/注册后可看大图

非常感谢您的回复。在func情况下，综合会设置不同时钟间的set_false_path，而scan下，不同时钟都被测试时钟驱动，如果综合用func的sdc，这会不会导致scan下不同时钟域间的时序出现问题？另外，请问SCA是什么？麻烦您了

ldcyes · 发表于 2014-4-3 15:32:10

set_case_analysis sca
scan下不同clock之间的path只做shift 和dc capture，不同的clock domian的不要穿在一条短chain上，后端会做scan chain reorder啊，你跑sta如果有violation叫后端修就好，一般hold问题比较多

wh1105 · 发表于 2014-4-6 22:38:01

The easy method to use two scan chain.
The module A and B set to different scan input and scan output.
The atpg can generate pattern for each scan chain and can parallel test each chain.

snowzx · 发表于 2014-4-17 10:53:31

回复 8# wh1105

谢谢您的回复，但是port引脚数量有限，希望在顶层只用一对scanin和scanout，并且已经是复用功能引脚了，请问能否A、B共同做DC，DFT，ATPG，然后将输出的门级网表A、B部分分离，分别再做ICC，最终在版图上连线？谢谢！

llzou1216 · 发表于 2014-4-17 16:39:36

谢谢分享

[求助] 求助两个独立module的DFT问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1