抗干扰设计中敏感电路的屏蔽

semico_ljj

nicer

大江南北

回复 4# ygyg100


    那么nwell floating的情况又怎样讲？

ygyg100

回复 12# qianjun526


   Nwell floating的情况没有见过啊，你能给大家介绍一下吗？

大江南北

回复 13# ygyg100


    在屏蔽的时候很少这样，因为会有softcheck的错误
   我们一般用来防止latch up会这样做

ygyg100

回复 14# qianjun526


   能介绍的详细一点吗？NWell悬空怎么防止latch up？

大江南北

回复 15# ygyg100


    寄生的pnp，n端没有电位的话，这个寄生的pnp就不导通，latch up就不会发生

ygyg100

回复 16# qianjun526


   寄生PNP的基极一般是PMOS的NWell，PMOS的NWell不可能悬空吧？

大江南北

回复 17# ygyg100


    是的，PMOS的nwell是绝对不能悬空的
    我说的寄生pnp是加在mos外面的guardring

ygyg100

回复 18# qianjun526


    无论NWell是否悬空，在NWell和PWell（或P衬底）的结上都存在势垒，如果NWell悬空，这个势垒比较小，能阻挡大部分能量比较小的载流子。但是如果载流子能量比较大，会进入NWell，这些进去的载流子要么滞留在NWell里，要么找机会再跑出去，也就是这些流窜分子只是暂时被关住了，还是有机会再跑掉的。当然，这样的载流子数量是很少的。所以悬空的NWell也能起到隔离的作用。
    接地的NWell和悬空的有一些相似的地方，就是接地的NWell形成的势垒也比较弱，但是它能吸收空穴（即使能量比较大的空穴），所以我认为效果会比悬空的好一些。


    悬空是一种电位不确定的状态，在不同的条件下可能为高，可能为低，也可能不高不低，因为无法控制所以很少采用。有条件的话，NWell作为guardring还是尽量接在比较高的电位上。

    NWell悬空作guardring难道是为了减少寄生电容，改善电路高频性能？但是PN结只要周长不是太长的话，寄生电容还是很小的啊。望知道详情的高手给解答一下。

大江南北

回复 19# ygyg100


  帮顶！