在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2796|回复: 7

[求助] 一个FPGA板同时例化两个相同系统的问题

[复制链接]
发表于 2014-2-12 22:52:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位前辈,大家好!在工作上遇到了一些难题,思来想去无法解决。在这向各位求助。
最近在做一个GFSK芯片的项目,基带部分需要搭建FPGA工程。用的是赛灵思V5 220 的板子
由于FPGA板有限,所以为了节省资源,我在一个工程内同时例化了两个系统,一个作为发送端,一个作为接收端。时钟分别由外部单独供给,比如我用J12口用作发送输入输出,J5口作为接受输入输出。另外选择一个口作为测试信号输出。
遇到的问题是:即使对系统作非常小的改动,比如多拉了几个测试信号,或者对内部位宽作出一些调整,都会对时序产生很大影响,甚至导致生成的bit文件时序有大错误,完全不能用。
我们的工程不大,不存在资源不够的问题。想问问大家有没有遇到过这种问题,原因是什么。
现在这样跑出来的bit文件的质量很不稳定,都不知道问题出在哪里,很难往下进行。
谢谢大家
发表于 2014-2-13 15:03:35 | 显示全部楼层
帮忙顶一下,我也遇到同样的问题。
 楼主| 发表于 2014-2-13 20:15:20 | 显示全部楼层
回复 2# zixuan1982


   今天跟一个同事讨论了下这个问题,他说可能是我SPI和基带时钟是两个时钟域,他们之间的数据传递出了问题。一个顶层将同一个系统例化两次应该不会出问题。但是还没证实。
发表于 2014-2-13 22:28:49 | 显示全部楼层
回复 3# loecd4346

应该不是例化的问题,可以看看关于接口的时序,可能数据需要经过发送,在外部绕一遍后再回来,这段延时处于临界状态,
具体分析下端口上的延时以及延时路径的构成。
发表于 2014-2-15 22:01:38 | 显示全部楼层
还请检查下时序约束,和时序报告了
发表于 2014-2-17 10:11:28 | 显示全部楼层
时序问题
 楼主| 发表于 2014-2-17 22:27:43 | 显示全部楼层
回复 2# zixuan1982


   我们发现问题了。是FPGA板子出了问题。和工程设计没有关系
 楼主| 发表于 2014-2-17 22:30:01 | 显示全部楼层
回复 4# lwukang


   恩,确实不是例化的问题。我们换了一块FPGA板子就好了。原来用的那个坏掉了。查了我们好几周
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 11:46 , Processed in 0.021733 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表