DC逻辑综合解决setup和hold违例

hzdzkjly · 发表于 2014-1-26 16:07:28

您需要登录才可以下载或查看，没有账号？注册

×

请教高手一个问题，在用DC进行逻辑综合的时候，setup violation可以通过工具替换扇出能力大的standardcell来解决，那么hold violation在逻辑综合中可以解决么？如果可以的话，是通过什么原理解决的呢？

A1985 · 发表于 2014-1-26 18:43:37

插buf。。。。。最简单。综合阶段可以不用考虑。

orlye · 发表于 2014-1-28 08:41:15

综合阶段不解决hold问题

教父 · 发表于 2014-1-29 08:38:01

综合的时候你只要解决setup violation 就可以了至于hold violation 交由后端布局布线去处理

kk2009 · 发表于 2014-1-31 02:10:06

hold violation在P&R阶段由工具插入buffer，增加延时来解决。

wang09123 · 发表于 2014-2-1 22:22:59

综合的时候解决setup啊，PR的时候要么插BUF，要么缩短时钟树长度

hzdzkjly · 发表于 2014-2-11 10:05:00

谢谢各位的指点，

hzdzkjly · 发表于 2014-2-11 10:05:33

非常感谢各位给的帮助，

荆棘鸟OO · 发表于 2014-2-13 14:34:57

学习了，还没做到后端

wgej1987 · 发表于 2014-2-13 15:19:47

综合阶段怎么解决setup违例，除了修改代码。会去改standcell？

账号		自动登录	找回密码
密码			注册

[求助] DC逻辑综合解决setup和hold违例