请问PIPELINE ADC中运放输出电压的过冲问题

adccoltd · 发表于 2013-12-12 16:59:07

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

结构是shaless，目前时钟周期为3.2n，仿真表明，采样结束后直到比较器输出花掉了0.5n，这样剩下了1ns给运放，出现的问题是：由于N个比较器的比较速度有差别，所以有的结果先出现，有的晚一点出现，导致运放有很大的几率先向错误的方向建立，而后再掉头回来，导致建立时间大大延长，有没有好的方法可以解决？
运放的输出见图，比如第二个值
Red Hat Enterprise Linux 5 64-bit-2013-12-12-16-59-20.png

Red Hat Enterprise Linux 5 64-bit-2013-12-12-16-59-20.png

sumig · 发表于 2014-1-2 17:17:13

没有什么特别好的方法，我能想到只能是设计一个更快的比较器，在信号到达比较阈值附近时比较器输出能够尽快的脱离无效区域，另外就是用保把保持相的时钟做一下延迟，在所有比较器的结果正确后，再去锁定本次的结果。

adccoltd · 发表于 2014-1-2 21:11:03

回复 2# sumig

恩，谢谢，这个问题确实无解，只能让所有模块都快点再快点

ralphtw · 发表于 2014-6-27 22:48:52

swtiching spike?

[求助] 请问PIPELINE ADC中运放输出电压的过冲问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1