在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: shaneami

[讨论] 每日一思1

[复制链接]
发表于 2013-12-24 11:10:05 | 显示全部楼层
不错的ideal!
在下遇到这样的问题:generate clock 是 master source 的分频产生的时钟,而本身的master source 是之前分频产生的clock。也就是说generate clock 的master source 上有两个不同的master clock:clk1/clk2,请问这种情况如何约束?generate clock 的master clock是什么?
发表于 2013-12-24 15:00:06 | 显示全部楼层
回复 11# n1991i


    就像祖孙三一样,master clock 是父亲
发表于 2013-12-25 09:56:59 | 显示全部楼层
回复 12# zero_0


   但父亲人格分裂了,同一个source有两种不同频率的clock。那么他的儿子认父亲时,source是一个,但master clock是两个。为保证儿子和双重人格的父亲相处愉快,儿子得分别对应于同一个source的两个master clock?  谢谢解答!那么如果儿子也是人格分裂,即为多分频时钟,那该如何对应?
发表于 2013-12-25 11:22:39 | 显示全部楼层
回复 13# n1991i


    理解成两个人而不是人格分裂就好,他们又分别有儿子而已,加上 -add
发表于 2013-12-25 16:51:49 | 显示全部楼层
对这些很细的概念都不清楚额,肿么办?
4月份就开始做后端了,很想学的更细一点,但是感觉找不到资料,不知何处下手哇!
只能自己尽量多试试些新的flow啥的!
发表于 2013-12-26 10:11:00 | 显示全部楼层
回复 14# zero_0 这样写合理吗?
create_clock -name clk -..4
create_generated_clock -name clk_4     -master_clock clk     -divide_by 4 -source [get_pins xxx/clk] -add [get_pins CLK45]
create_generated_clock -name clk_5     -master_clock clk     -divide_by 5 -source [get_pins xxx/clk] -add [get_pins CLK45]
create_generated_clock -name clk_4_3  -master_clock clk_4 -divide_by 3 -source [get_pins CLK45]  -add [get_pins CLK38]
create_generated_clock -name clk_4_8  -master_clock clk_4 -divide_by 8 -source [get_pins CLK45]  -add [get_pins CLK38]
create_generated_clock -name clk_5_3  -master_clock clk_5 -divide_by 3 -source [get_pins CLK45]  -add [get_pins CLK38]
create_generated_clock -name clk_5_8  -master_clock clk_5 -divide_by 8 -source [get_pins CLK45]  -add [get_pins CLK38]


需要set_clock_groups吗?需要的话这样写?
set_clock_groups -physically_exclusive\
                          -group {clk_4 clk_4_3 clk_4_8}
                          -group {clk_5 clk_5_3 clk_5_8}
可是这样写 clk_4_3和clk_4_8是独立的啊
发表于 2013-12-27 15:25:00 | 显示全部楼层
回复 16# n1991i

"create_generated_clock -name clk_4     -master_clock clk     -divide_by 4 -source [get_pins xxx/clk] -add [get_pins CLK45]
create_generated_clock -name clk_5     -master_clock clk     -divide_by 5 -source [get_pins xxx/clk] -add [get_pins CLK45]"
    我想了很久还是觉得同一个直接的 master clock (clk)在同一个 generatedclocksourceobjects ([get_pins CLK45]) 不可能 divide 出两种 clock. 其他倒是没有问题。
    group 在一起的就是 synchronized 而不是独立的, group 之间的关系就看你前面的 option (这里的physically_exclusive)是什么。
发表于 2013-12-27 21:42:52 | 显示全部楼层
回复 17# zero_0

感谢您的耐心解答!如果生成的时钟是通过前一时钟计数后分频得到,那么是不是就算有相同的时钟源呢?
又如下面这种由控制信号决定的4/5分频:

   
Fout的时钟源是不是就是Fin呢?
physically_exclusive是set_clock_groups中的一个选项,是指物理上相互独立的时钟,不同时出现,具体和其他选项的区别我也不是很清楚。它的功能其实就等于set_false_path。谢谢!
发表于 2014-1-8 23:54:21 | 显示全部楼层
自己定义时钟,分步做树
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:42 , Processed in 0.019045 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表