在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2448|回复: 3

[求助] 关于升压/升温对FPGA时序的影响

[复制链接]
发表于 2013-12-18 16:13:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教各位个问题:
最近听别人说对FPGA升压/升温能够改善hold time;看到这个结论,主要有几个问题请教下:
1.如何对FPGA升压/升温,升压是提高内核电压吗?
2.升压之后对FPGA内部的时钟有何影响(变陡了吗)?
谢谢各位!
发表于 2013-12-18 18:55:23 | 显示全部楼层
1. 走全局时钟的话永远没有Hold Time问题。
2. Core内如果走本地时钟,无论升压/升温/降压/降温都不能保证Hold Time会有改善,只能保证Hold Time会有变化。经验来说,Fast Hot Best这个Corner的Hold Time会比较差。
发表于 2013-12-23 17:15:36 | 显示全部楼层
内容学习
发表于 2013-12-29 16:13:03 | 显示全部楼层
回复 1# masure


    不是太明白!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-21 02:32 , Processed in 0.023498 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表