| 基本信息 |
| 个人 信息 | 性别 | 女 | 年龄 | 20 | |
| 学历 | 本科 | 专业 | 计算机科学与技术 |
| 政治面貌 | 中共党员 | 籍贯 | 江西省景德镇市 |
| 学校 | 太原科技大学 | 爱好 | 唱歌,羽毛球 |
| 联系 方式 | 手机 | | 邮箱 | esthervane@163.com |
| 通信地址 | 太原市万柏林区瓦流路66号 太原科技大学432信箱 |
| 专业 技能 && 英语 水平 | ◆熟悉C语言 |
| ◆熟练掌握Verilog HDL |
| ◆熟练运用 Quartus9.0 与Modelsim-Altera6.4进行综合和仿真 |
| ◆熟练使用Visio绘图工具 |
| ◆熟练使用Microsoft Office办公软件 |
| ◆通过CET4和CET6,借助词典能够理解英文文献 |
| 自我 评价 | 性格活泼开朗,兴趣爱好广泛,面对成功不骄傲,面对失败不气馁,吃苦耐劳,有积极向上的生活态度。学习能力强,有系统的学习方法,具备团队精神,善于总结,生活作风良好,有良好的自我管理能力。 |
| 项目 经验 | 项目名称 | 基于MIPS32 Core架构的五级流水线处理器设计 |
| 开发工具 | QuartusⅡ9.0 集成开发环境&Modelsim-Altera6.4仿真工具 |
| 项目描述 | 设计支持MIPS32指令集的89条机器指令 |
| 采用哈弗结构避免结构冲突,利用转发、停顿解决数据冲突,延迟槽减少控制冲突造成流水线性能的降低 |
| cp0单元完成部分中断异常控制 |
| 使用Verilog HDL进行建模和仿真 |
| 使用QuartusⅡ进行综合,Modelsim-Altera进行仿真 |
| 工作内容 | 分析MIPS32指令集确定能实现的指令 |
| 根据指令编码格式使用visio绘图MIPS opcode map |
| 设计五级流水线EX执行阶段,使用Verilog进行编码 |
| 测试alu单元,移位shifter单元,mdu乘除法单元 |
| 整合datapath部分,使用visio绘出数据通路总图 |