有没有关于waffle, bent-gate layout的详细资料？

cliassh

这两种layout听起来并不是那么复杂，但是要自己做出来还挺费劲的，有没有大牛写个详细点的文档之类的啊？
网上有人分享了bent-gate的画法，但是给出的步骤太简化了，看不懂啊。

cxl666

做pcell啊，做起来不难，主动是W，L的计算。什么工具？你想用什么方式实现，程序的方式？软件提供制作cell图形界面的方式，都可以的。

dongdong13333

帮顶~~~~

cliassh

回复 2# cxl666


   请问如何计算？我觉得有些复杂，我用的是BCD工艺，自己画pcell会有各种以前没碰到过的警告，比如说：For I/O and internal circuits, the maximum distance from any point inside Source/Drain DIFF area to the nearest pickup DIFF in the same (NWELL
or SDNW or NDT) or (PWELL or SDPW or PDT)


不知道怎么解决。

另外，还有off grid shape error，因为poly有角度（用path画的），导致poly边缘线并不是0.005um的整数倍，不过我画了一个NOGRID把这个MOS包含起来了，也不知道厂家能不能做得出来。

pph_cq

这个warning是说source/drain到最近的pickup DIFF超过了最大距离，也就是说在一定的范围内必须要有接衬底的tap。
关于转角的path会有off grid问题，用polygon画就好了。
计算的话run lvs看结果就知道了。

cxl666

回复 4# cliassh


    楼上那位已经回答了你的问题。对于这两种cell为了方便layout建议多增加一些变量，方便调整行列也就是最小单元的倍数设置。对于绘制栅长和有效栅长，以及拐角效应自己根据具体情况做评估和处理。
    如图所示，

bent_gate

对于bent-gate建议采用分段计算，以中心线为基准计算W，L当做一样的处理（在45度斜角处实际要大一些）。对于最终LVS的时候报的误差可以忽略（一般rule里面采用面积和周长倒算出L），如果一定要一致那么在pcell中就要用相同的计算公式，不过我觉得意义不大。图中的变量设置你可以参考一下，相关参数用户都可以自己设置。

waffle就相对复杂一点，看你是interdigitated waffle,square structure,hexagonal，前两种实现和计算相对简单一点，如图所示，

waffle1_2

简单实现就用做一个小单元，w,l,然后用rows、columns实现较大尺寸的cell。或者把这些变量一起实现，计算相对容易可自行推导。
第二种类似第一种，不过S、D区域的连接metal层次你可以做个选项，方便user最终连线使用。
第三种就复杂一点，

waffle3

详细计算如图所示，为了方便实现，建议采用最小单元（1D6S做repeat垂直方向容易实现），绘制指导W、L就容易计算了。

cliassh

回复 6# cxl666


   感谢回复，看起来你用的好像是用skill做出来的PCELL，不过在我的process里，poly是不允许有90度角度的，否则会报错，估计LVS也不能识别，很好奇最后PEX的时候能否通过呢？还是要hack LVS的配置文件？

cxl666

回复 7# cliassh


    不客气，如果你的process本身不允许正交的poly，那就用曲栅或环形的也可以，LVS识别没问题的，和正常的mos没什么区别，只是画法不太一样，最多就是W、L参数误差，那是由于计算方法的问题。

cliassh

回复 5# pph_cq


      感谢回复，我还没来得及画上接body的tap，呵呵。

cliassh

回复 8# cxl666


   我的power mos是用于bridge circuit的，因为body diode要在deadtime期间conduct current， 所以backgate tap需要比较多，你觉得那种layout最合适呢？