在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6268|回复: 11

[求助] DC综合的verilog netlist 怎么让它只有小写字母?

[复制链接]
发表于 2013-10-4 18:31:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
综合的源文件是vhdl代码,使用了网上的办法在脚本里面加如下命令行也不行,马上了要流片了,因为这个问题过不了calibre的lvs
define_name_rules -case_insensitive ...
change_names
发表于 2013-10-4 21:39:12 | 显示全部楼层
本帖最后由 sjtusonic 于 2013-10-4 21:44 编辑

回复 1# shuijinge


    define_name_rules UPPER2LOWER_RULE -map { {{"A", "a"}, {"B", "b"},... {"Z","z"}} }
change_names -rule UPPER2LOWER_RULE

行不行?

PS:
这样不行么:
define_name_rules -case_insensitive rule1
change_names -rules rule1   
write_verilog nl.v
 楼主| 发表于 2013-10-5 16:48:33 | 显示全部楼层
回复 2# sjtusonic


    多谢,已经解决了
发表于 2013-10-5 21:39:06 | 显示全部楼层
回复 3# shuijinge


    如何解决的呢?
发表于 2013-10-6 07:28:39 | 显示全部楼层
请问如何解决的?
发表于 2013-10-6 13:09:05 | 显示全部楼层
我也想知道
 楼主| 发表于 2013-10-6 19:37:23 | 显示全部楼层
http://wenku.baidu.com/view/60935b056c175f0e7cd13736.html
参考这个文件,把有用的复制进去就行,生成的代码就不会有大小写同名的wire
 楼主| 发表于 2013-10-6 19:38:50 | 显示全部楼层
回复 4# sjtusonic


    看我下面的回复,和你的方法一样
发表于 2014-11-16 17:03:09 | 显示全部楼层
回复 1# shuijinge

请问一下,大写转小写什么意思我的.v文件是

module test(clk,DIN,Q,QN,RST_N);
  input clk,DIN,RST_N;
  output Q,QN;
  reg Q,QN;
  always@(posedge clk or negedge RST_N)
   if(!RST_N)
     begin
       Q<=0;

QN<=0;
     end
   else
     begin      
        Q<=DIN;

QN<=Q;
     end

endmodule


按大家说的方法之后,综合后的.net如下:


module test ( clk, DIN, Q, QN, RST_N );
  input clk, DIN, RST_N;
  output Q, QN;


  HDR_DRNQ_1 Q_reg ( .D(DIN), .CK(clk), .RDN(RST_N), .Q(Q) );
  HDR_DRNQ_1 QN_reg ( .D(Q), .CK(clk), .RDN(RST_N), .Q(QN) );
endmodule


还是没有变啊
发表于 2014-11-16 17:37:22 | 显示全部楼层
哦 解决啦 去掉后面的 -type cell就可以啦原来
多谢 2楼 版主
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 11:00 , Processed in 0.028061 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表