PCIE中，Legacy Endpoint和Legacy Interrupts分别是什么意思啊？

prototyping

PCIE中，Legacy Endpoint和Legacy Interrupts分别是什么意思啊？其中的Legacy如何理解的呢？

chen851112

Legacy Interrupts:消息中断，非MSI中断

chen851112

回复 1# prototyping
Legacy 传统的。

prototyping

回复 2# chen851112


   是不是Legacy Interrupt是以wire的有效来表示的；而现在的PCIE里面的中断都是在Message里面传输的？

chen851112

Legacy Endpoint拿PCI或者PCI_X套一个pHY

bluefairy888

第6章 MSI和MSI-X中断机制 http://blog.sina.com.cn/s/blog_6472c4cc0102dski.html
(2011-08-12 09:08:01)
转载▼
标签：
杂谈
        分类： 浅谈PCIe体系结构

在PCI总线中，所有需要提交中断请求的设备，必须能够通过INTx引脚提交中断请求，而MSI机制是一个可选机制。而在PCIe总线中，PCIe设备必须支持MSI或者MSI-X中断请求机制，而可以不支持INTx中断消息。

在PCIe总线中，MSI和MSI-X中断机制使用存储器写请求TLP向处理器提交中断请求，下文为简便起见将传递MSI/MSI-X中断消息的存储器写报文简称为MSI/MSI-X报文。不同的处理器使用了不同的机制处理这些MSI/MSI-X中断请求，如PowerPC处理器使用MPIC中断控制器处理MSI/MSI-X中断请求，本章将在第6.2节中介绍这种处理情况；而x86处理器使用FSB Interrupt Message方式处理MSI/MSI-X中断请求。

不同的处理器对PCIe设备发出的MSI报文的解释并不相同。但是PCIe设备在提交MSI中断请求时，都是向MSI/MSI-X Capability结构中的Message Address的地址写Message Data数据，从而组成一个存储器写TLP，向处理器提交中断请求。

有些PCIe设备还可以支持Legacy中断方式[1]。但是PCIe总线并不鼓励其设备使用Legacy中断方式，在绝大多数情况下，PCIe设备使用MSI或者MSI/X方式进行中断请求。

PCIe总线提供Legacy中断方式的主要原因是，在PCIe体系结构中，存在许多PCI设备，而这些设备通过PCIe桥连接到PCIe总线中。这些PCI设备可能并不支持MSI/MSI-X中断机制，因此必须使用INTx信号进行中断请求。

当PCIe桥收到PCI设备的INTx信号后，并不能将其直接转换为MSI/MSI-X中断报文，因为PCI设备使用INTx信号进行中断请求的机制与电平触发方式类似，而MSI/MSI-X中断机制与边沿触发方式类似。这两种中断触发方式不能直接进行转换。因此当PCI设备的INTx信号有效时，PCIe桥将该信号转换为Assert_INTx报文，当这些INTx信号无效时，PCIe桥将该信号转换为Deassert_INTx报文。

与Legacy中断方式相比，PCIe设备使用MSI或者MSI-X中断机制，可以消除INTx这个边带信号，而且可以更加合理地处理PCIe总线的“序”。目前绝大多数PCIe设备使用MSI或者MSI-X中断机制提交中断请求。

MSI和MSI-X机制的基本原理相同，其中MSI中断机制最多只能支持32个中断请求，而且要求中断向量连续，而MSI-X中断机制可以支持更多的中断请求，而并不要求中断向量连续。与MSI中断机制相比，MSI-X中断机制更为合理。本章将首先介绍MSI/MSI-X Capability结构，之后分别以PowerPC处理器和x86处理器为例介绍MSI和MSI-X中断机制。

[1] 通过发送Assert_INTx和Deassert_INTx消息报文进行中断请求，即虚拟中断线方式。

加油99

《PCI Express System Architecture》的作者之一Ravi Budruk在一篇文章中写道：

Two types of endpoints exist, PCI Express endpoints and legacy
endpoints. Legacy Endpoints may support IO transactions, and may support locked
transaction semantics as a completer but not as a requester. Interrupt-capable legacy
devices may support legacy style interrupt generation using message requests but must
also support MSI generation using memory write transactions. Legacy devices are not
required to support 64-bit memory addressing capability. PCI Express (native) Endpoints
must not support IO or locked transaction semantics and must support MSI style
interrupt generation. They must also support 64-bit memory addressing capability in
prefetchable memory address space, though their non-prefetchable memory address
space is permitted to map the below 4GByte boundary. Both types of endpoints implement
Type 0 PCI configuration headers and respond to configuration transactions as
completers.

lg20025779

就是直接用线传递电平和编码识别电平的区别

xduryan

6楼说的很详细

wmlsia

大神 领教了