在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: oooeee

[求助] 一个面试总会问到的简单面试题

[复制链接]
发表于 2013-9-25 10:18:45 | 显示全部楼层
回复 9# 天色已晚


   对于闭环使用,带宽是Gm/C,所以跟输入级关系不大。对于开环使用,首先gain大了对带宽就不好,其次输入级面积过大带来的 2nd-pole 会拉塌A-1dB。因此把输入管子做大对带宽没有什么好处。不知道你这句话怎么解释?
发表于 2013-9-25 10:33:43 | 显示全部楼层
回复 3# luckyhuihui666


   我觉得设计运放首先要考虑的是:1. Supply Voltage headroom -- architecture and swing
2. Open-loop application or Closed-loop application -- focus on divergent figures
3. Chosen of length of xters -- minimum acceptable gain
4. Power budget -- critical for system and product level
5. Random offset & PVT -- determine whether you design a circuit or a toy
发表于 2013-9-25 13:11:02 | 显示全部楼层
回复 9# 天色已晚

这么说是没错,但是器件都是有带宽上限的,这就是为啥会有特征频率的概念。当管子尺寸非常大之后,自己的寄生会成为主要的负载电容,最后就像是自己只能驱动自己一样,就是说不可能靠增大尺寸无限增大GBW
发表于 2013-9-25 13:14:19 | 显示全部楼层
回复 11# onepieceligen

this is my point
发表于 2013-9-25 13:17:54 | 显示全部楼层
sometimes, need to reduce the first stage gain to keep the stability for any load.
发表于 2013-9-25 22:06:19 | 显示全部楼层
回复 13# firevortex
增大W/L只是一种途径,自然不能无目的增大,具体还得看需要

   
[img=300,300][/img]
发表于 2013-9-25 22:10:19 | 显示全部楼层
回复 11# onepieceligen

我其实是个学生菜鸟,也是来学经验的
   
[img=300,300][/img]
发表于 2013-9-26 09:31:09 | 显示全部楼层
回复 1# oooeee


   
其实想增加带宽最关键也是最终的目的都是增加偏置电流,提高Gm只是表象,增加偏置电流才是本质,如果在偏置电流一定的情况下去改变W/L,使Gm改变的前提条件是过驱动电压的选取要满足W/L改变所引起的管子状态的改变---始终保持偏置在饱和区,而且很大情况下改变W/L会导致管子偏离饱和区,这个时候就得增加偏置电流。增加W/L说白了就是管子的面积变大了,还要同面积小的管子起到同样的作用,是不是得在偏置方面下工夫。。。Gm所反映的是电流跟随电压的变化量,增大偏置电流可以理解为电子在反型层中的移动速度加快,增大W/L可以理解为在单位时间了增大了电子的转移量,所以管子的工作速度会加快,导致更高频率的信号可以通过,换句话说就是带宽加宽了。其实这是非常片面的一种看法,因为没有哪一个量是单独存在的,熟话说要顾全大局,电路中用这个词来描述非常恰当。
对于2级运放管子的长宽具体怎么设置没有一个固定的标准,建议去看看Allen的书。
发表于 2013-9-26 15:39:04 | 显示全部楼层
回复 17# 天色已晚


   我一直觉得学IC应该先数字后模拟。拿最简单的数字电路--反相器链来打比方。
   Inv-chain 的瞬态过程,实际上就是给负载电容充电的过程。把nmos/pmos都当做开关,充电的速度其实就是取决于你单位时间能给Cload提供多少电流。所以,本质上带宽是由功耗决定的,这也就是为什么说 no free lunch in IC。

   但是,既然这样,为什么还需要设计电路呢,因为Cload分为两部分,MOSFET自带的寄生电容以及非本级晶体管自身携带的电容(including wire parasitic, gate cap of next stage, etc.)。你提高管子的尺寸W,or gm,线性的增大电流,但是电容却不是线性增长,C'=deltaC * W + Cext。Cext不随着管子尺寸增加而增加。As a result, every piece cap sees more current flow! 电路速度提高了。

   So is it the end of the whole story? No! 当Cext << Ccmos 之后,管子工作在“特征频率”,就不可能再提高了。更糟糕的是,这时这个管子给上一级管子(也就是驱动他的管子)带来了无穷大的负载。So it is meaningless to push W to infinite!

   所以,如果负载很大,想增加带宽就必须加buffer。如果负载很小,想增加带宽,只能直接烧电流了。Remember, nothing comes for free!
发表于 2013-9-26 22:03:36 | 显示全部楼层
回复 19# onepieceligen

谢谢指教,都是很实用的经验
现在做为学生的一个不足是很难接触到实际项目,所以设计时考虑不到可行性

   
[img=300,300][/img]
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 00:12 , Processed in 0.022143 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表