在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6059|回复: 11

[求助] 新人求助:pipeline ADC的最后一级的问题

[复制链接]
发表于 2013-8-21 11:03:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
菜鸟求助: pipeline ADC的最后一级 用Flash ADC 和沿用之前的pipelineADC的每级的结构有什么区别? 各自的优缺点是什么?对于12bit的pipelineADC来说  最后一级到底应该如何选择啊?!……
 楼主| 发表于 2013-8-22 08:43:06 | 显示全部楼层
没人回么
 楼主| 发表于 2013-8-22 11:14:47 | 显示全部楼层
求回复
发表于 2013-8-22 11:28:55 | 显示全部楼层
本帖最后由 sumig 于 2013-8-22 11:44 编辑

回复 1# siruitangguo

最后一级完成最后的量化,不需要余量的放大,也就是说信号的向后传递到此为止。
另外,以每级0.5bit冗余为例,最后一级只需要完成的2^Nbit即可,如果最后一级仍然保留0.5bit冗余的话,这样你会丢失全1code(11....11),比如10bit  ADC,本来你的codec是从0~1023,那么现在会丢失一个码,变成0~1022,也就是就是产生了1LSB的整体增益误差。
 楼主| 发表于 2013-8-22 14:13:50 | 显示全部楼层
回复 4# sumig


    那么我做一个12bit 功耗在65mW,单通道采样速率大于60MSPS的 pipeline ADC ,每级做1.5bit还是2.5bit的好?级数如何确定?最后一级Flash ADC的位数又该怎么取啊?  求大神指点啊
发表于 2013-8-22 21:37:53 | 显示全部楼层
回复 5# siruitangguo

如果是1.2V设计的话,最常见的0.5bit冗余的话,就是2.5bit*5+2bit就行了,或者1.5bit*10+2bit也行。如果是1.8V以上设计,首级可以采用更高bit设计。
如果是单通道输入ADC,可以采用SHA-less设计,以降低功耗和提高SNR;如果是双通道输入ping-pong ADC,则最好采用SHA。
 楼主| 发表于 2013-8-23 08:59:28 | 显示全部楼层
回复 6# sumig


    看了你关于1.5bit和2.5bit的设计,受益颇深,但是还有一些细节性的东西我不明白,就是一些电路的噪声,尤其是采样保持电路里面的噪声,这些噪声根据什么计算,是根据自己的公式还是一些经验值???刚开始学这个东西,女生也有点吃力,问的问题可能有点小白,希望大神你给与解答。       还有一个问题是:数字校正电路之后为什么要再加一个12bitDAC?       多谢大神了
发表于 2013-8-23 10:41:08 | 显示全部楼层
学模拟不好找工作?坑很少
发表于 2013-8-23 11:23:49 | 显示全部楼层
慢慢做,就会有感觉。呵呵
 楼主| 发表于 2013-8-23 13:50:44 | 显示全部楼层
回复 8# whxijinping


    现在刚刚开始接触这个 之前本科不是学这个的  入门好困难
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 09:57 , Processed in 0.029594 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表