在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5545|回复: 11

[资料] Altera PCIE DDR2接口设计

[复制链接]
发表于 2013-8-22 14:19:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
很好用的PCIE DDR2 的接口,刚做完一个PCIE access DDR2的设计,参照这个,觉得很好用。不过这个接口使用VHDL 写的,所以用VCS仿真的时候折腾了一下,不过最后我手动改成了.v文件。如果有需要的话,还是很值得参考的。
 楼主| 发表于 2013-8-22 14:26:20 | 显示全部楼层
自己顶一个,欢迎下载。。。。。。。。。。。。。。。
发表于 2013-8-23 08:12:31 | 显示全部楼层
回复 1# ivyzhang


   哪那?
 楼主| 发表于 2013-8-23 09:01:15 | 显示全部楼层
我上传附件的啊,怎么看不见啊。。。。。?
 楼主| 发表于 2013-8-23 09:06:01 | 显示全部楼层
http://bbs.eetop.cn/viewthread.php?tid=417407&extra=
重新传了, 欢迎下载。。。。
发表于 2014-1-18 01:00:26 | 显示全部楼层
very good
发表于 2014-3-11 14:51:04 | 显示全部楼层
好东西么
发表于 2014-3-11 22:32:39 | 显示全部楼层
谢谢分享
发表于 2014-3-12 11:20:48 | 显示全部楼层
两个贴子发一样的东东!
发表于 2015-3-20 15:59:25 | 显示全部楼层
似乎不是我想看的呀
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 08:34 , Processed in 0.022298 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表