在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3231|回复: 6

[求助] 关于Xlinx FPGA外围时钟分配的问题

[复制链接]
发表于 2013-8-10 09:39:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大虾,小弟现在要做一块板子,上面有两颗V6,一颗S6。小弟粗算了一下,两颗V6、一颗S6各自需要一路时钟做系统时钟,然后两颗V6需要进行GTX通信,这就又需要至少两路时钟。那么总算下来至少需要5路时钟。每路时钟都是100MHz,电平要求2.5V。各位大虾,我的问题是,这5路如何产生,难道用5个晶振??还是用晶振+功分器??还是用时钟管理芯片??谢谢各位大虾!!!
发表于 2013-8-10 10:22:29 | 显示全部楼层
本帖最后由 Timme 于 2013-8-10 10:24 编辑

单个100MHz晶振效果最好。晶振一出来就串一个电阻,后面走线不要分岔,一条线逐个经过5个时钟Pin即可。

鉴于GTX对Jitter的要求,晶振最好用名牌产品。
 楼主| 发表于 2013-8-10 14:08:11 | 显示全部楼层
回复 2# Timme


    多谢大虾!

这样连对晶振驱动能力是不是有要求,会不会晶振驱动不了?
还有,GTX需要差分时钟。我是直接用一个变压器单端转差分,还是别的什么办法?
多谢了!!
发表于 2013-8-10 14:55:23 | 显示全部楼层
当然是外部时钟由晶振提供。
 楼主| 发表于 2013-8-10 15:30:05 | 显示全部楼层
回复 4# bjzhaoxh77


    多谢大虾!
我知道用外部晶振。问题是用几个晶振呢?我现在需要这么多时钟,应该如何布线?
发表于 2013-8-13 16:08:56 | 显示全部楼层
http://www.ti.com/ww/en/analog/clockdrivers/index.shtml?DCMP=Analog_signalchain_mr&HQS=universalbuffers-pr
看这个
发表于 2013-8-13 16:11:06 | 显示全部楼层
高端的
http://www.onsemi.cn/PowerSolutions/product.do?id=NB7L1008M
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 11:33 , Processed in 0.027610 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表