DFT设计：指定内部信号为ScanEnable时需要注意什么 spf何时输出

qing_icefire

我的设计中ScanEnable信号是两个输入信号相与的结果。在带DFT综合的时候，在插入扫描链之前和之后分别Write_test_protocol生成spf文件，两次都会报警告。插入之前警告说
Writing test protocol file 'XX00.spf' for mode 'all_dft'...
Warning: Protocol generated after insertion in Internal Pins Flow is not accurate and can not be used. (TESTXG_53)
插入之后警告说
Writing test protocol file 'XX00.spf' for mode 'Internal_scan'...
Warning: Protocol generated after insertion in Internal Pins Flow is not accurate and can not be used. (TESTXG_53)
我在DFT设置时已经设置了可使用内部信号，并且用hookup开关选项指定了该与门输出为ScanEnable，并设该与门“dont_touch”，不知这两个警告是否可以无视？

另外，我用DC综合时产生的spf文件和PR之后的网表，到tmax里面生成测试向量和测试激励文件，再加入PR之后的sdc时延文件，再到VCS中仿真，这样有没有问题？为什么我VCS执行下来有一堆错呢？（期望值与实际仿真结果不对应）

这两个问题困扰我好久了，希望各位大侠拔刀相助！

陈涛

检查该与门的所有输入端是否与top level input port直接相连，如果中间还有其他控制信号，都要被设定为1或者0

deodar_li

不用在dft_drc_configuration中打开internal_pin.
最好再dftc吐出网表的时候做zero delay的仿真，如果scan shift/capture模式下STA都没有问题，可以做pr netlist+sdf 做仿真，但时间会特别特别长。
另外在tetramax做执行run_atpg 后做一次run_simulation.
至于pattern fail，形式太多种，你可以分析VCS选项、波形对比、或者用tetramax诊断功能。

qing_icefire

回复 2# 陈涛


    你好！谢谢提醒，我已经仔细检查过，您提醒的这两点原来的设计都是对的。

qing_icefire

回复 2# 陈涛


    你好！谢谢提醒，我已经仔细检查过，您提醒的这两点原来的设计都是对的。

qing_icefire

回复 3# deodar_li


    谢啦！明天去按照您所说的做做看。

llongice9

无延时信息，无压缩stuck-at仿真，chain没有错，但是parallel仿真时有许多的输出0和1对不上，serial的仿真也有一些对不上，这三种仿真的主要区别是啊，新手求指教啊。