在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5010|回复: 15

[原创] 这句 verilog语句是什么意思

[复制链接]
发表于 2013-7-15 14:57:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
always @ (*)
发表于 2013-7-15 17:05:40 | 显示全部楼层
表示对其后面语句块中所有输入变量的变化都是敏感的。。。
发表于 2013-7-15 23:08:21 | 显示全部楼层
回复 2# satans


  对呀,以前要找齐所有的敏感信号,现在不用啦
发表于 2013-7-16 09:36:08 | 显示全部楼层
实际对应到硬件逻辑上,就是用逻辑电路帮搭出一个电路,不用任何寄存器.
发表于 2013-7-16 09:40:43 | 显示全部楼层
回复 4# tangkuan660


   不用任何寄存器?这是什么意思啊
发表于 2013-7-16 11:23:26 | 显示全部楼层
就是说只用LUT实现,不用REG,信号间的赋值没有1CLK的延时,立即有效。
发表于 2013-7-19 13:43:37 | 显示全部楼层
就是该always 下面所有的信号都列入敏感列表, 以前的verilog语法是没有这写法的, 后面才出现在该种写法。
发表于 2013-7-20 18:41:24 | 显示全部楼层
verilog 2001的语法
发表于 2013-7-20 23:07:39 | 显示全部楼层
省去了敏感列表信号的一一描述,记得也能综合
发表于 2013-7-21 00:16:11 | 显示全部楼层
回复 1# wide_road


  编译器帮助找全组合逻辑块敏感表
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 02:08 , Processed in 0.024357 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表