pcie的错误机制问题？

shiyinjita · 发表于 2013-6-25 07:55:38

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

请问大家，怎么样处理pcie的错误机制呢？怎样通知上位机呢？

shuli198349 · 发表于 2013-6-29 22:29:04

中断+AER

shiyinjita · 发表于 2013-7-1 23:02:59

回复 2# shuli198349

但是还有几个疑问，可以给我解答一下吗？谢谢了 1 ：当出现错误时候，ep会给上位机发送一个错误消息，如果采用aer模式，这些单独的错误消息会不会处理呢？
2 ：当出现一个错误的时候，ep端是需要提取这个包的信息吧？包括tag这些信息？
3 ： aer模式的话，需要多少次发送一次呢？这个多少次是怎么定义的呢？是4096 还是根据tag来决定的呢？
4 ： aer模式的错误信息存储地址是在配置寄存器里面吗？是FPGA写的吗？
谢谢了

账号		自动登录	找回密码
密码			注册

[求助] pcie的错误机制问题？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1

[求助] pcie的错误机制问题 ？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1

[求助] pcie的错误机制问题？