在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4966|回复: 10

[求助] STARRC出现ERROR:Failed to locate instance

[复制链接]
发表于 2013-6-19 15:56:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 frankwz1990523 于 2013-6-19 16:26 编辑

BUFX4.FRAM;1 [smic13g]
CLKBUFX3.FRAM;1 [smic13g]
XNOR2X1.FRAM;1 [smic13g]
OAI22X2.FRAM;1 [smic13g]
NAND2X2.FRAM;1 [smic13g]
NAND2X1.FRAM;1 [smic13g]
AND2X2.FRAM;1 [smic13g]
OAI21X2.FRAM;1 [smic13g]
NOR2X2.FRAM;1 [smic13g]
NOR2X1.FRAM;1 [smic13g]
OAI22X1.FRAM;1 [smic13g]
OR2X1.FRAM;1 [smic13g]
ADDFXL.FRAM;1 [smic13g]
ADDFX2.FRAM;1 [smic13g]


ERROR: StarXtract
ERROR: Failed to locate instance "eco_cell" of cell "CLKBUFX3.FRAM" in layout netlist from scope
ERROR: "[CDR_Filter_final.CEL]".
FILL64.FRAM;1 [smic13g]
FILL32.FRAM;1 [smic13g]
AOI222XL.FRAM;1 [smic13g]

translate.sum里面是这样的,这个CLKBUFX3是在ICC中手动插入的buffer.
求问各位大大怎么解决这个错误???
发表于 2013-6-19 17:29:14 | 显示全部楼层
这个CELL你是怎么插到ICC里的,是通过ECO吗?
 楼主| 发表于 2013-6-20 14:58:59 | 显示全部楼层
回复 2# liuada001


   我是在布线之前用insert_buffer U1105/Y slow_1v08c125/CLKBUFX3插入的,到底应该在布局布线之前还是之后哪个位置插呢?
发表于 2013-6-20 17:58:44 | 显示全部楼层
都可以,插了之后先legalize_placement。
你绕线没有问题吗?
绕完线的网表里面能不能找到这个cell?
 楼主| 发表于 2013-6-21 20:02:22 | 显示全部楼层
回复 4# liuada001


   绕线没问题,最后输出的网表里面也有这个元件,试了下你说的方法,然后用STARRC提参时候又出现了另一个错误,bitmap overflow是啥意思呢? Screenshot-Untitled Window-4.png
发表于 2013-6-21 22:00:22 | 显示全部楼层
你仔细说说你插这个BUF的详细步骤。我没遇到过这个错误,不过你网表里有这个CELL,如果你确定这个BUF的连接关系是正确的,那么十有八九是你操作步骤有问题,导致版图上抽参出错。
 楼主| 发表于 2013-6-24 17:15:10 | 显示全部楼层
回复 6# liuada001

插入是这么写的,应该没问题吧?而且以前不插buffer也碰到过那个bitmap overflow的问题的,有时候重新启动就好了,不知道怎么回事。
insert_buffer U1105/Y slow_1v08c125/BUFX4insert_buffer U1105/Y slow_1v08c125/BUFX4
insert_buffer U1105/Y slow_1v08c125/BUFX4
insert_buffer U1105/Y slow_1v08c125/BUFX4
insert_buffer U1105/Y slow_1v08c125/BUFX4
insert_buffer U1105/Y slow_1v08c125/BUFX4
legalize_placement -eco -incremental
derive_pg_connection -power_net VDD -power_pin VDD -ground_net VSS -ground_pin VSS
derive_pg_connection -tie -power_net {VDD} -ground_net {VSS}
route_zrt_eco -reroute modified_nets_first_then_others


save_mw_cel -as XXX_final_eco_1
set_write_stream_option -map_layer /home/wz/mywork/XXX_modified/ICC/tf/gds2OutLayer.map -child_depth 99 -output_pin {text geometry} -keep_data_type
write_stream -format gds -lib_name /home/wz/mywork/XXX_modified/ICC/libs/my_libs -cells {XXX_final_eco_1 } XXX_final_eco_1.gds
write_verilog $my_work_dir/icc_output/XXX_final_eco_1.v
发表于 2013-6-24 20:52:44 | 显示全部楼层
回复 7# frankwz1990523

没觉得有什么问题,你在版图上看,连接都对不?如果版图也没有问题......那就很有意思了~
 楼主| 发表于 2013-6-25 09:35:14 | 显示全部楼层
回复 8# liuada001


   我自己检查了好多遍也没发现问题,我用的是UBUNTU10.04,会不会是这个系统下用破解的STARRC容易出问题喔.
发表于 2013-6-25 17:20:34 | 显示全部楼层
那你可以试试别的项目能不能抽出来~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-25 23:24 , Processed in 0.030042 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表