Xilinx开发板Block RAM的使用

cqugjw · 发表于 2013-6-24 14:24:27

回复 21# yadog
多谢斑斑和各位版友的耐心帮助~我是新手所以问题多多，问的自己都烦了，哈哈~我对单口的操作已经ok了，这个我再改改看。
另外，如何查看程序的中间变量的波形呢？我每次想看都把他们先定义为输出然后在testbench里面wire出来，这个方法太囧了，应该有更便捷的方法。

yadog · 发表于 2013-6-24 16:37:30

回复 yadog
多谢斑斑和各位版友的耐心帮助~我是新手所以问题多多，问的自己都烦了，哈哈~我对单口的操作 ...
cqugjw 发表于 2013-6-24 14:24

登录/注册后可看大图

lz可以在网上搜索“原创Tcl+Modelsim”，借鉴一下

基于Modesim窗口的操作更简单，sim标签--instance--选中UUT，可以将想看的信号add至波形窗口

慢慢摸索一下就会了

cqugjw · 发表于 2013-6-26 16:24:58

回复 23# yadog
多谢版主~这功能太有用了竟然现在才发现。另外怎么转信元啊，我查了下资料没有看到有赠送的功能，了表谢意呀

mirson · 发表于 2013-6-26 19:46:21

自己踏实下来检查一下多好，不要有点问题就来问，这样不利于快速成长。

scmswxiloveyou · 发表于 2013-11-24 17:31:10

实现层，直接用地址指针

87692956 · 发表于 2013-12-17 19:54:54

学习学习

比亦独菲 · 发表于 2014-1-16 06:44:28

我现在在学校弄一个项目，请问你是怎么对生成的block ram进行读写操作的？我已经生成bram并且已经载入COE文件，然后我是用vhdl语言。请问还要写程序对bram进行读写操作么？我挣扎了一晚上，请把具体操作步骤告诉我。非常感谢

neufeifatonju · 发表于 2014-1-16 09:41:12

一步一步来吧，多试验就好了

cqugjw · 发表于 2014-1-17 19:55:55

回复 27# 比亦独菲

我使用的是verilog语言，不过应该大差不差。你用他自带的例程先跑一下吧~

doudou2102 · 发表于 2014-4-1 03:42:24

有用，学习学习

[求助] Xilinx开发板Block RAM的使用