在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5736|回复: 2

[求助] 带转义字符的verilog标识符怎么层次引用

[复制链接]
发表于 2013-6-18 14:54:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如果ISE生成的网表中有如下模块:
    ABC \abc/xyz
     (
      .A(\def/ghi/hjk),
      .B(\ut[1]_<1>)
     );

testbench中应该怎么层次引用\def/ghi/hjk,
@(posedge top.\abc/xyz.A) 这样在nc里会报错,不能编译。。。

有人知道怎么处理吗?
发表于 2013-6-19 12:31:02 | 显示全部楼层
这是不符合verilog语法规范的,很显然你有个参数没有勾选上
-ne  Do not escape signals and instance name
 楼主| 发表于 2013-6-19 15:21:17 | 显示全部楼层
回复 2# warmheard


    谢谢。自己试出来了,设置-hierarchy_separator 为"_",就能层次化引用了。关键是中间的"/",影响了层次引用。

    另外,开头的\没有关系,后面的其它特殊字符也不影响NC的编译。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 17:01 , Processed in 0.016656 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表