求救~~用HSPICE 做电路设计仿真

wangshanyi

参考的电路图已经画出来了，是全差分高频放大器，现在要求各个管子的大小以及负载的大小~求救啊~这周末要交了。。搞不定啊
Specs Table如下。电路图见附件。
求大神搭救~]
Parameters                                                  Specifications
Load                                                                         300fF
Gain@750MHz                                                         12dB
Input Bias Current                                                 50uA
Power Supply                                                         2.5V
Differential Output Swing @750MHz             >750mVp,p
Input Common Mode Level                                 1.5V
Output Common Mode Level                                 1.5V
Input Swing                                                     250mVp,p
Power Consumption                                     Minimized

hszgl

呵呵，你这是自己懒得做作业么？

wangshanyi

回复 2# hszgl


    做了，但是做出来感觉不对，所以想看看大神们有没有更好的

hszgl

750MHz 12dB？
这要求看着挺奇葩的。
你先把你做的发上来，大家帮你改改也好啊。直接从头到尾做一个，坛子里的大神都没那么闲。

semico_ljj

现在0.25um工艺见得不多

semico_ljj

要么3.3V，要么直接上180nm或者130nm

wangshanyi

回复 4# hszgl


    恩，这个是我的code，我感觉我自己设的这个W/L很奇葩
en NMOS device characteristics
.lib 'log018.l' tt_3v
*circuit description----------------------
  vdd 1 0 2.5
  vin1 9 0 1.5
  vin2 10 0 1.5
  v1 11 12 ac 1
  e1 3 9 11 12 0.5
  e2 4 10 11 12 -0.5
  idc 1 2 50u
  m1 5 3 7 0 nch3 l=0.8u  w=320u
  m2 6 4 7 0 nch3 l=0.8u  w=320u
  m3 5 8 1 1 pch3 l=1.5u  w=150u
  m4 6 8 1 1 pch3 l=1.5u  w=150u
  m5 7 2 0 0 nch3 l=2u  w=39u
  m6 2 2 0 0 nch3 l=2u  w=1u
  r1 5 8 5k
  r2 6 8 5k
  c2 8 0 300f
  c3 3 0 300f
  c4 4 0 300f
*options------------------------------------
.options post=2 nomod
*analysis-----------------------------------
.op
.ac dec 10 100 10g
.plot ac gain1_av0=par('vdb(5)-vdb(3)')
.end

wangshanyi

回复 6# semico_ljj

这方面完全不懂~早知道这么苦逼，就不选这门课了

hszgl

你现在只做了AC的，就750MHz 12dB这个要求而言，是要求你有3g的GBW，目测是满足要求了。其他参数还是要仿一下才知道。
你的out swing和ICMR满足要求了么？

wangshanyi

回复 9# hszgl


    out swing在HSPICE 里面是怎么看的呀？我不是很清楚。CMRR=|Adm/Acm|好像他给的specs table里面没有说明呢。。
    话说多谢这么晚了还在回我的贴~谢谢谢谢~