在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3959|回复: 6

[求助] chip层设计pad规划要注意哪些

[复制链接]
发表于 2013-6-7 21:08:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 hitmic 于 2013-6-8 14:13 编辑

各位大侠,pad规划要注意哪些东西,比方说esd cell放哪,等等,有啥资料推荐下,谢谢^_^
发表于 2013-6-7 23:23:07 | 显示全部楼层
回复 1# hitmic


   同求,谢谢,io放置,PAD规划是个难题
发表于 2013-6-8 09:11:38 | 显示全部楼层
同求,请有经验的大牛分享一下!越详细越好!谢了!
发表于 2013-6-8 14:15:21 | 显示全部楼层
回复 3# zhuyujun


   是啊,怎么没人说这个?
发表于 2013-6-10 09:12:59 | 显示全部楼层
回复 4# zhaon1129


    因为这个基本不是后端能决定的,后端能做的更多是IO设计的自动化。
推荐一篇文章学习:在baidu搜索下面内容(公司blog禁用,无法给链接)
PIN/PAD Design in SoC - 1 (待续)_icsoc_新浪博客
发表于 2013-6-13 09:46:06 | 显示全部楼层
回复 5# xjg@hmes


   很赞的blog 多谢!
 楼主| 发表于 2013-6-13 13:18:52 | 显示全部楼层
回复 5# xjg@hmes


    O(∩_∩)O谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 13:49 , Processed in 0.019051 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表