在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: Synopsys-IC

[原创] 急急急~~~马上出片,求教LVS,望大家多多指点啊~

[复制链接]
 楼主| 发表于 2013-5-7 10:01:57 | 显示全部楼层
回复 69# Alicezw


    不是子模块,就是这个模块的,也就是一开始subckt后面这个模块的,但是后面这个联系的是。。。就不知道了
发表于 2013-5-7 10:06:05 | 显示全部楼层
回复 70# Synopsys-IC



在顶层是需要把电源地的定义加上的~~模拟和数字的电源地都需要分别去定义的,当然如果数字和模拟都共用一个VDD和VSS就只需要定义一个


模拟和数字电源地还要分别定义?您是说在top层的网表里?这个怎么处理?
谢谢!您的问题解决了?
发表于 2013-5-7 10:10:40 | 显示全部楼层
回复 71# Synopsys-IC

额。。。是这样吗?好吧,我又搞糊涂了,我要疯了!
期待解答!
 楼主| 发表于 2013-5-7 10:20:30 | 显示全部楼层
回复 72# Alicezw

这个得看你的设计了,因为一般来说模拟和数字的电源和地是不一样的,所以这个肯定需要分开的,我这边因为是PAD所以需要把模拟和数字电源和地的PAD相连接,具体你那边怎么定义的你最好在论坛里查查,我这边定义就像前面前辈们说的那样,用Global来定义的
 楼主| 发表于 2013-5-7 10:21:30 | 显示全部楼层
回复 73# Alicezw


    这个还需要更多的讨论啊~~~~
发表于 2013-5-7 10:51:43 | 显示全部楼层
回复 54# Alicezw


    你通过在顶层.sp文件中加入*.CONNECT VDD vdd和*.CONNECT GND gnd实现VDD和vdd的连接了吗?我的问题与你类似,数字标准单元的接地是GND,IO的接地是VSS,我在版图打标的时候在电源环(ring)上打的是VSS。由于标准单元的.cdl文件定义了.GLOBAL GND。所以lvs report中有一个问题是port对不上,layout中比source中少一个port GND,我在顶层.sp文件中是这么写的:
  .INCLUDE "/home/***/***/all.cdl"
  .GLOBAL VDD
  .GLOBAL VSS
  .GLOBAL GND
*.CONNECT VSS GND  
   谢谢
 楼主| 发表于 2013-5-7 11:22:29 | 显示全部楼层
回复 76# 上善若水8888


    你这样写跑LVS报的什么错可以放出图来吗?
发表于 2013-5-7 21:34:27 | 显示全部楼层
回复 76# 上善若水8888


我用了*.CONNECT 但是我的问题是报电阻没有被定义,然后LVS就终止了,但是模拟和数字部分单独的LVS都是过的,所以不知道这是个什么问题。
发表于 2013-5-7 21:36:14 | 显示全部楼层
回复 74# Synopsys-IC

哦,这个。。。我再琢磨琢磨吧。哎!
谢谢啦!
发表于 2013-5-7 22:25:10 | 显示全部楼层
回复 77# Synopsys-IC


    LVS问题1.bmp lvs问题2.bmp
上面是两张照片,反应的是GND和VSS的问题。。。
lvs问题2.bmp
lvs问题2.bmp
LVS问题1.bmp
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 03:26 , Processed in 0.021852 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表