用ncverilog仿真遇到了一个问题

dennisi123 · 发表于 2013-5-7 11:20:39

您需要登录才可以下载或查看，没有账号？注册

x

今天用ncverilog对从GDS中抽出的网表进行后防，发现编译通不过提示错误：illegal output port specification 未命212.jpg

这个错误中的36680125是什么意思？求指导！

my2817 · 发表于 2013-5-7 19:20:23

看下port申明的语法对不对啊
对了，你怎么从GDS里抽verilog的，还是说用后端工具（Enconuter，ICC）？

my2817 · 发表于 2013-5-7 20:00:57

看下port申明的语法对不对啊
对了，你怎么从GDS里抽verilog的，还是说用后端工具（Enconuter，ICC）？
my2817 发表于 2013-5-7 19:20

登录/注册后可看大图

居然没回答问题，xx|yy = line | column

dennisi123 · 发表于 2013-5-8 09:30:52

回复 2# my2817

不好意思我写错了。应该是从astro里提出的网标

zw84611 · 发表于 2013-9-14 16:35:51

faint...
testbench.v的36680行125列报这个错.

[求助] 用ncverilog仿真遇到了一个问题