|

楼主 |
发表于 2008-1-13 15:45:37
|
显示全部楼层
首先,非常感谢moorehuang朋友的热心回复和深入讨论!也欢迎其他同仁加入讨论。
我就从以下几点进一步谈谈:
1. 1~2GHz的输出频率范围用4-bit swith cap粗调谐是比较少的,最大的Kvco能达250MHz/V左右。现在我正新调一个800M-2.1GHz
的VCO,用5-bitswich cap,还是用simc013rf,1.2V电压的process,最大的Kvco达210M/V左右,但是由于低频处的非线性使f-V曲
线两端比较平坦,在800M附近只有20M/1.2V,难在相邻曲线达到50%的交叠。另外,bit数越多,pll锁定时间也会很长,可能需要
AFC电路。
2. 对于尾电流管(我用pmos,1200u/2.5u)的热噪声和flicker noise,我是在其栅极加了一个用两pmos做的lowpass RC电路,其中
R是处于深三极管区的长沟道pmos做的,可以肯定尾电流的栅极上的噪声源都已滤掉(因为我用1uF外接理想电容代替该RC时,相噪没
有变得更好),但其flicker noise仍然不小。
3. 开关管对相噪的影响:在2G附近的曲线的相噪的是-[email=62dBc/Hz@10K]62dBc/Hz@10K[/email],-[email=92dBc/Hz@100K]92dBc/Hz@100K[/email],-[email=118dBc/Hz@1M]118dBc/Hz@1M[/email],都没有达到标准(要求是
-74,-100,-120),而加控制位在1.8GHz附近的曲线相噪却更差,曲线从offset100K处开始大大凸起来,到10K处慢慢回落,此
时noise summary里面各个开关管的id noise和已打开开关的fn noise都大大高于尾电流管和负阻对管。只有到1G附近时的相噪才比
较正常,各开关管id noise才占次要地位。
4. 我的一些尝试:现在开关管尺寸是:bit0:12u/0.13, ....., bit5: 12u*16/0.13,是用一般的nmos管子,一端接地一端接电容。
1)减小各管尺寸,某个频点相噪却会好些,其id noise也较小,当然频率会升高,但在其他频点还是很差。
2)我还用process里面的一种低阈值nmos管作开关,尺寸不变,一下就没有上面的问题,相噪也较好。但这种管子是要另外收费的,
不能用的,仅仅尝试下。
3) 换用一般的pmos作开关,问题同一般的nmos,仍有很大的id noise。
4)我在pss的options里面的method选用euler算法时(一般跑pss时,options是默认的吧,euler应该是一种精度较低的方法),关
于开关的id noise会大大低于其他各管,相噪曲线也很正常,但是这种method跑出的的结果我也不敢完全接受,因为对于完全对称的
负阻交耦对的rfmos管的noise却有较大的差异,有时相差几倍,这点很令我不解。
5. 我的问题:
对于开关的id noise
1) noise summary里面的id noise是不是热噪声,即栅极电阻和沟道电流引起的噪声?但我开关的finger数较多,栅电阻应该很小
,而开关上面是电容,不管开还是断都是没有直流电流的,那id noise从何而来?难道是输出端上的瞬态电流?
2) 对于这个开关的id noise对相噪的影响的特殊问题,一般文献似乎根本没有考虑开关的噪声影响,我想确切知道这个问题是
smicrf工艺问题还是tool问题,如对pss的设置?还是我的电路设计本身就有问题?
3) 对于moorhuang朋友关于“导通时的开关管相当于一个电阻(一般不会远大于Rp),而这个电阻并联在tank上,等同于减小了Rp
,从而减小了Q值,因此相躁会恶化。”的说法我有点疑问,如果是这样,如不考虑开关的fliker noise,那导通电阻不是越大越好
?开关尺寸越小越好?而一个理想的开关导通电阻是零的,我认为Ron是与电容串联,Ron越小,该支路的Q越大,那整个tank的Q也因
该越大。不知对否!
再次感谢moorhuang和关注此帖的朋友。我的msn:manhand@hotmail.com, 希望moorhuang和其他同仁可以加我,以进一步交流。谢谢
! |
|