verilog如何实现底层与顶层module采用不同timescale值

fl_5588 · 发表于 2013-1-17 15:34:29

您需要登录才可以下载或查看，没有账号？注册

x

比如底层module ·timescale 1ns/1ps ,顶层module ·timescale 100ps/100ps。谢谢指点

教父 · 发表于 2013-1-18 09:59:50

你在每一个module都定义一个timescale 就可以了

asic_service · 发表于 2013-1-18 10:02:04

在需要100ps/100ps 的RTL代码的module之前使用
`timescale 100ps / 100ps

然后在endmodule 后使用
`timescale 1ns / 1ps 切换回来

fl_5588 · 发表于 2013-1-21 19:44:37

回复 2# 教父

那样会选择最小的时间单位与时间精度的

fl_5588 · 发表于 2013-1-21 19:45:46

回复 3# asic_service

我试了一下，好像还是不行啊，还是选择最小的时间精度跟单位的。用的VCS。

fl_5588 · 发表于 2013-1-21 19:47:18

回复 3# asic_service

我试了一下，好像还是不行啊，还是选择最小的时间精度跟单位的。用的VCS。

magicwind · 发表于 2013-1-21 23:24:53

单位应该是可以切换的但精度是统一使用最小的

fl_5588 · 发表于 2013-1-22 10:26:03

回复 4# fl_5588

明白了，十分感谢

fl_5588 · 发表于 2013-1-22 10:26:50

回复 3# asic_service

明白了，十分感谢

fl_5588 · 发表于 2013-1-22 10:27:48

回复 2# 教父

明白了，十分感谢

[求助] verilog如何实现底层与顶层module采用不同timescale值