带隙基准电路的稳定性如何提高

hualeizhang_wu · 发表于 2012-12-26 18:54:35

您需要登录才可以下载或查看，没有账号？注册

x

我最近做了一个一级放大的带隙基准电路，在用stb（把IPRB接在运放的正向输入端）测试其稳定性时，相位裕度只有34度，增益只有十几db。我在单独仿真一级运放时，增益可以达到50db，相位裕度很高的。现在我就想是不是我的仿真方法有问题？
请做过带隙电路的同行们赐教！

nan123chang · 发表于 2012-12-26 21:31:55

回复 1# hualeizhang_wu

IPROBE要放在运放的输出

hualeizhang_wu · 发表于 2012-12-27 09:02:35

回复 2# nan123chang

嗯，谢谢您！

istart_2002 · 发表于 2014-1-20 02:52:46

回复 hualeizhang_wu

IPROBE要放在运放的输出
nan123chang 发表于 2012-12-26 21:31

登录/注册后可看大图

为什么啊？

[求助] 带隙基准电路的稳定性如何提高