各位大神，pt分析发现input hold违例，重要吗

上善若水8888 · 发表于 2012-11-16 23:05:06

您需要登录才可以下载或查看，没有账号？注册

x

先将时序图附上，求各位大神帮忙啊。。。

陈涛 · 发表于 2012-11-17 00:57:23

如果SDC正确的话，就得fix
需要与前端沟通

yl5495 · 发表于 2012-11-17 09:50:58

hold违反，必须修正。当然前提是，前端约束是合理的

上善若水8888 · 发表于 2012-11-17 10:40:59

回复 2# 陈涛

版主，能不能细说一下，您的意思我不太懂，我刚学pt，谢谢

xyz91978 · 发表于 2012-11-17 10:45:01

学学了啊啊啊

上善若水8888 · 发表于 2012-11-17 10:45:42

回复 3# yl5495

3楼，您好，你您所说的前端是合理的，在这次的问题上，是特指具体哪个方面啊？哪个设置的不合理啊？

yl5495 · 发表于 2012-11-17 11:05:52

就是design compiler输出的SDC文件，是否正确

还有就是所加端口约束及时钟skew是否合理

上善若水8888 · 发表于 2012-11-17 20:32:55

回复 7# yl5495

您好，sdc是否正确，怎么看啊？set_input_delay我不知道怎么估计，就取了两个值max和min，max取得是时钟周期的30%到40%，min就直接去的1（大约只有时钟周期的5%），不知道这样取值的话，合理吗？谢谢

永不言弃 · 发表于 2012-12-6 13:43:58

路过学习下

guti12 · 发表于 2012-12-7 10:22:48

chip IO需要review input delay max/min设置；Partition IO timing可以不用太care，到更高的层次去看

[求助] 各位大神，pt分析发现input hold违例，重要吗