在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11361|回复: 5

[求助] 加well tap解决闩锁效应问题

[复制链接]
发表于 2012-10-5 16:11:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,加入well tap解决latch_up效应时,其中的原理是什么啊 ,谢谢了
发表于 2012-10-5 16:35:10 | 显示全部楼层
因为well tap是重掺杂,可以减小well和sub的寄生电阻,从而减小寄生transistor的基极偏置电压,防止transistor工作在放大区,产生正反馈回路
发表于 2012-10-5 16:39:34 | 显示全部楼层
减小寄生电阻,防止正反馈电路工作。
 楼主| 发表于 2012-10-5 16:47:07 | 显示全部楼层
回复 2# f2oo0


    谢谢哈,那还有在加well tap的时候,究竟在chip的那一块加呢,位置有什么需要注意的地方么 ?
发表于 2012-10-5 17:41:37 | 显示全部楼层
我的理解是加在器件的旁边,相当于给MOS的衬底设一个电位。对NMOS接GND,对PMOS接VDD。
发表于 2012-10-6 14:02:18 | 显示全部楼层
翻翻书,看看CMOS工艺关于well tap和substrate tap是怎么回事就知道了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 09:54 , Processed in 0.021232 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表