什么情况下版图需要提取寄生参数？

ygyg100 · 发表于 2012-7-23 18:33:15

您需要登录才可以下载或查看，没有账号？注册

x

本人版图菜鸟一枚，想请教大家，什么情况下版图需要提取寄生参数，连线的寄生电阻电容，寄生的器件等。比如，尺寸小到什么程度，频率高到什么程度，精度要求到什么程度等等等等

question23 · 发表于 2012-7-24 13:10:34

回复 1# ygyg100

频率、精度不好说，要看电路要求了。一般0.25um以下需要提取寄生。

dinggo · 发表于 2012-7-26 09:21:52

匹配精度可以在小模块时提器件坐标进行建模型仿真，模块大了意义就不大了；
其实后防主要还是频率和相噪为多

285211779 · 发表于 2012-8-4 12:12:42

主要是看尺寸大小还有工作频率

自学成菜 · 发表于 2012-8-14 20:53:47

回复 2# question23

为什么0.25一下却需要提取？

question23 · 发表于 2012-8-15 08:19:30

回复 5# 自学成菜

.25之下线延迟会大于门延迟

自学成菜 · 发表于 2012-8-15 21:47:40

回复 6# question23

哦，原来是这样，门延迟也就在几百PS,看来是在高频的时候才考虑哈

zcjzcj11 · 发表于 2013-1-6 20:33:30

原来这样

chenkai_kk · 发表于 2013-11-6 16:40:18

这个其实应该是线路设计者来考虑的问题，不是版图设计者。
都不一定的，线宽大的，要考虑电容匹配度的时候一样要抽取寄生，不管你是高速还是低速，比如ADC

[求助] 什么情况下版图需要提取寄生参数？