求助：怎么写uvm_reg的sequence与test？

oscillator_cn1

各位：
    我回来折腾UVM了。现在我的DUT是一个带apb接口的ram，该ram宽32bit，深1024。我想使用uvm_reg对DUT进行仿真。首先是写ralf文件，然后再用vcs提供的工具来生成uvm_reg_block的相关代码。
    ralf文件内容如下：

1. memory MY_RAM {
   
2.   size 1k;
   
3.   bits 32;
   
4.   access rw;
   
5. }
   
6. 
   
7. block apb_basic_block {
   
8.   bytes 4;
   
9.   memory MY_RAM @32'h0000_0000;
   
10. }
    
11. 
    
12. system apb_basic_slave {
    
13.   bytes 4;
    
14.   block apb_basic_block=slave_block;
    
15. }
    

复制代码

而vcs生成的uvm_reg_block的相关代码如下：

1. `ifndef RAL_APB_BASIC_SLAVE
   
2. `define RAL_APB_BASIC_SLAVE
   
3. 
   
4. import uvm_pkg::*;
   
5. 
   
6. class ral_mem_MY_RAM extends uvm_mem;
   
7.     function new(string name ="MY_RAM");
   
8.         super.new(name,`UVM_REG_ADDR_WIDTH'h400,32,"RW",build_coverage(UVM_NO_COVERAGE));
   
9.     endfunction
   
10.     virtual function void build();
    
11.     end function :build
    
12. 
    
13.     `uvm_component_utils(ral_mem_MY_RAM)
    
14. endclass
    
15. 
    
16. class ral_block_apb_basic_block extends uvm_reg_block;
    
17.     rand ral_mem_MY_RAM MY_RAM;
    
18.     function new (string name ="apb_basic_block");
    
19.         super.new(name,build_coverage(UVM_NO_COVERAGE));
    
20.     endfunction
    
21.     virtual function void build();
    
22.         this.default_map=create_map("",0,4,UVM_LITTLE_ENDIAN);
    
23.         this.MY_RAM=ral_mem_MY_RAM::type_id::create("MY_RAM");
    
24.         this.MY_RAM.build();
    
25.         this.MY_RAM.configure(this,"");
    
26.         this.default_map.add_mem(this.MY_RAM,`UVM_REG_ADDR_WIDTH'h0,"RW",0);
    
27.     endfunction : build
    
28. 
    
29.     `uvm_object_utils(ral_block_apb_basic_block)
    
30. endclass : ral_block_apb_basic_block
    
31. 
    
32. class ral_sys_apb_basic_slave extends uvm_reg_block;
    
33.     rand ral_block_apb_basic_block slave_block;
    
34.     function new(string name="apb_basic_slave");
    
35.         super.new(name);
    
36.     endfunction
    
37.     function build();
    
38.         this.default_map=create_map("",0,4,UVM_LITTLE_ENDIAN);
    
39.         this.slave_block=ral_block_apb_basic_block::type_id::create("slave_block");
    
40.         this.slave_block.configure(this,"");
    
41.         this.slave_block.build();
    
42.         this.default_map.add_submap(this.slave_block.default_map,`uvm_REG_ADDR_WIDTH'h0);
    
43.     endfunction : build
    
44. 
    
45.     `uvm_component_utils(ral_sys_apb_basic_slave)
    
46. endclass : ral_sys_apb_basic_slave
    
47. `endif
    
48. 
    

复制代码

然后，建立一个environment来与apb_env放一块，这块是自己写的，代码如下：

1. `ifndef REG_TB
   
2. `define REG_TB
   
3. 
   
4. `include "demo_cfg.sv"
   
5. `include "reg_seq.sv"
   
6. `include "ral_sys_apb_basic_slave.sv"
   
7. 
   
8. class reg_tb extends uvm_env;
   
9.   `uvm_component_utils(reg_tb)
   
10.   apb_env                   apb0;
    
11.   demo_config               demo_cfg;
    
12.   ral_sys_apb_basic_slave   regmodel;
    
13.   reg_to_apb_adapter        reg_sqr_adapter;
    
14.   reg_to_apb_adapter        mon_reg_adapter;
    
15.   uvm_reg_prediector#(apb_transfer) reg_predictor;
    
16. 
    
17.   function new(string name,uvm_component parent);
    
18.     super.new(name,parent);
    
19.   endfunction
    
20.   virtual function build_phase(uvm_phase phase);
    
21.     super.build_phase(phase);
    
22.     demo_cfg=demo_config::type_id::create("demo_cfg");
    
23.     uvm_config_object::set(this,"apb0*","cfg",demo_cfg);
    
24.     uvm_config_object::set(this,"apb0.slave[0]*","cfg",demo_cfg.slave_configs[0]);
    
25.     apb0=apb_env::type_id::create("apb0");
    
26.     //for reg model
    
27.     regmodel=ral_sys_apb_basic_slave::type_id::create("regmodel");
    
28.     regmodel.configure(null,"top.u_dut");
    
29.     regmodel.build();
    
30.     regmodel.lock();
    
31.     regmodel.reset();
    
32.     reg_sqr_adapter=reg_to_apb_adapter::type_id::create("reg_sqr_adapter",,get_full_name());
    
33.     mon_reg_adapter=reg_to_apb_adapter::type_id::create("mon_reg_adapter",,get_full_name());
    
34.     reg_predictor=new("reg_predictor",this);
    
35. 
    
36.   endfunction : build_phase
    
37. 
    
38.   function void connect_phase(uvm_phase phase);
    
39.     regmodel.define_map.set_sequencer(apb0.master.sequencer,reg_sqr_adapter);
    
40.     regmodel.define_map.set_auto_predict(1);
    
41.     reg_predictor.map=regmodel.define_map;
    
42.     reg_predictor.adapter=mon_reg_adapter;
    
43.     apb0.slave.monitor.item_collected_port.connect(reg_predictor.bus_in);
    
44.   endfunction:connect_phase
    
45. endclass :reg_tb
    
46. `endif
    
47. 
    

复制代码

然后到写sequence和test的时候，我就不知道该怎么写了，有谁能指点一下，或者提供一个例子，或者指出上哪儿去找例子呀？

gaurson

建议别折腾什么RGM的东西，直接用driver和monitor那一套搞就好了，不大一点的RAM，用RGM有点浪费。呵呵。就照着APB的时序写组件就好了。

oscillator_cn1

回复 2# gaurson


    我目前是用一个最简单的来练手，实际上我们要验的IP是对高清图像处理的，需要存储器的地方又多又大又杂，全从总线上的话太费时间了，想能不能通过RGM的后面直接往存储器里面灌图像数据。

oscillator_cn1

另外，问一下，除了sequence和test，还需要改写一下apb_master_sequencer么？

enchanter

I have never used UVM_REG. But I think you still need something like REG2APB/APB2REG to mapping your register sequence item to the APB sequence time and verse.

oscillator_cn1

回复 5# enchanter

apb_adapter已经写好。准确的说是用了从cadence网站下的ref_flow中的apb环境，里面带有apb_adapter。