在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1509|回复: 1

[求助] 求教 IP软核问题

[复制链接]
发表于 2012-7-20 01:00:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好:
   看到公司的DAC,ADC,LDO等做了好多的软核,如果你买了这个核,是只能看到用Verilog-A编的代码?另外,为什么做的都是软核而不是硬核?最后,想问,为什么软核与工艺无关,可以任意移植?谢谢!
发表于 2012-7-20 13:38:39 | 显示全部楼层



头一回听说analog IP 还有软核,还是veriloga的,还有人买,买了有神马用处?
DAC/ADC的veriloga model在cadence ahdlLib里是自带的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 20:33 , Processed in 0.015041 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表