Altera浮点矩阵乘法IP核问题

shenyiliu

需求：在设计里要调用Altera的浮点矩阵乘法IP核，目前想到的实现方式是例化+独热状态机控制，因为是新手，先不考虑管线化了。
问题分析：综合时IP核的自动生成文件出现了问题，比如被例化的xxx.v文件中(verilog语言)Error (272006): MGL_INTERNAL_ERROR: Port altfp_matrix_mult|altfp_matrix_mult_aamat inst altfp_matrix_mult_aamat6|dffe inst rowcountff|q is of width 1 but the range indices are (1, 1) CAUSE : The range indices are illegal, either the higher index is more than the width of the port or the lower index is less than 0.
甚至在xxx.tdf文件中，Error (287078): Assertion error: Valid clear box generator not found or Errors encountered during clear box generation
问题解决：我怀疑是基本的语法有问题，但搜了几天，不能确定。本论坛的帖子也翻遍了，并没有类似的。而Altera的官方examples都是VHDL写的，好像也没有状态机的用法？希望高手指点一二，最好有个verilog下调用浮点矩阵乘法IP核的例子，在下就感激不尽了（抱拳）

jlqsczw_2007

报错写得很清楚啊，位宽和索引不匹配，你修改一下这里试试。

shenyiliu

报错写得很清楚啊，位宽和索引不匹配，你修改一下这里试试。
jlqsczw_2007 发表于 2016-6-7 08:11

                               
登录/注册后可看大图

   谢谢回复。问题是根据提示，我找不到索引和位宽的原因，而且感觉所有的地址是有效的。朋友手上是否有类似的例子可供参考？