在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10064|回复: 15

[求助] 请教关于带隙基准中的电阻的选择问题

[复制链接]
发表于 2012-5-13 19:48:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近设计了一款Banba结构的带隙基准,由于尽量压低功耗,因此电阻值都是100K以上的,画版图时发现选用的工艺库中的电阻模型如果要达到这么大的值占用面积相当可观,我选用的是模型是rpposab,不知各位当时是怎么处理的  

     另外,带隙的运放是采用的两级结构,用到了补偿电容和电阻,我这里用的是无源电阻去抵消次极点,由于书上关于这一部分有不少实现方式来达到希望的相位裕度,不知道哪一种在实际中更常用,希望听听大家的建议,先谢过了
发表于 2012-5-13 22:34:43 | 显示全部楼层
你用一级opamp呗
发表于 2012-5-13 22:38:59 | 显示全部楼层
rpposab 是salicdie  resistor? 电阻率 不高啊
 楼主| 发表于 2012-5-15 22:53:04 | 显示全部楼层
回复 3# shanmei


    一级我也考虑过,若是共源共栅结构的话需要额外提供直流偏置,若只是基本的差分运放增益又太小。

另外关于电阻的选取,实际是我没选对,呵呵
发表于 2012-5-17 18:49:04 | 显示全部楼层
设计宽摆幅的折叠共源共栅就行,偏置的话也没办法啊。两级的补偿就是电容进行祭奠分裂,那个电阻不是补偿次极点的,是用来补偿零点的。还有电阻的选取要去看工艺文件,尽量选取低温漂系数的吧。
发表于 2012-5-17 18:50:25 | 显示全部楼层
打错了,极点分裂
 楼主| 发表于 2012-5-31 09:45:36 | 显示全部楼层
回复 6# weidianwj


    多谢了,为了方便,我最终还是选择了常见的两级运放来作为带隙的模块,不知道还有谁测试过带隙的?该在哪些地方加测试点比较好呢?
发表于 2012-5-31 11:55:51 | 显示全部楼层
回复 7# rainman9112000


    仿真主要就是精度,速度,稳定性吧,还要看你的bandgap做什么用的,负载环境是怎样的,需不需要加buffer等(你如果用两级运放速度不很太高)。仿真一般就是DC扫一下Vref的温度然后把电阻调到最佳位置,AC仿真一下PSR,TRAN仿真下波形看看电路能不能起来(多换几个温度仿真,有时温度过低会有问题),最后再做做stb的仿真,看看电路是不是稳定。
发表于 2012-5-31 13:36:36 | 显示全部楼层
如果要做低功耗的设计,仅仅压低电流恐怕最后连功能都没有。带了运放,功耗自然很难降得很低。
可否考虑耗尽管/本征管的电压基准源(小于1u的静态功耗)?或者其他结构?smic018的工艺里面貌似没有大方块电阻。
 楼主| 发表于 2012-6-8 23:37:55 | 显示全部楼层
回复 8# weidianwj


    多谢了,我的这个带隙的确是要带buffer的,不过由于对速度要求不高,所以摆率之类的小些也没关系,只要功耗小就行,你说的这些仿真我基本都仿过了,由于用的是spectre,对stb仿真还真不熟。一般也就是用等效负载的形式近似仿一下。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-11 12:44 , Processed in 0.023033 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表