求助：有谁做过LDO的VCCS补偿

weidianwj

请问有人做过LDO的VCCS补偿吗？我做了一个LDO的VCCS补偿，希望通过这个压控电流源引入一个零点可以抵消掉次主极点的相变，但是我有一个问题，就是这样一来VCCS输出点接入R1，R2之间会影响静态工作点，如图1所示NETF点就多一个电流通路，
这样虽然可以提供交流小信号的电流，但是还会流出或者流入一些静态电路，影响LDO的输出精度，不知道怎么解决，我在调VCCS模块时感觉很难让这个模块不影响Vout，如果图3中的电流镜和电流源管子比例都是1:5的话，会有一部分静态电流流入R1、R2的支路。
后来想想VCCS本来就是补偿电容演变过来的，补偿电容是不会产生或者吸收静态电流的，但是压控电流源可能产生静态电流，而且这个偏差的电流很随机，很随着工艺偏差温度变化而变动，对Vout影响很大的（温漂，PSR都很不好）。我周围没有做过这种LDO的高手，所以不知道怎么办，希望有高手做过这个希望介绍一下经验，如有赐教不胜感激！！！



图1 整体补偿电路

图2 补偿后波特图

图3 我参考的压控电流源电路

weidianwj

自己顶一下

semico_ljj

也来看看。

weidianwj

没人做过吗？这篇帖子不会这么沉了吧

daodai

奥特玉凤曼  你好 ！  你指的是最右边的上下两个管子吗？？ 如果是的话  ，并且出现你这种问题的话 ，说明原本的电压 无法使得你上下两个管子电流一致，说明你的这个运放的输出电压范围有问题 。同样的case ，razavi  p304页  上下两个电流源不匹配 也会影响到直流点。。 不知道会不会对你有启发

weidianwj

回复 5# daodai


    谢谢你

weidianwj

回复 5# daodai


    那请问是不是说我通过调运放的输出范围可以解决这种问题呢，那个运放的作用是什么

Jeecoun

Sorry can't type Chinese in company. I read that paper and was trying to design the same thing. I feel that the paper is cheating on output voltage accuracy.

Jeecoun

Based on the "Simulated And Experimental Results" on that paper, "The LDO regulator is tested for R1 = 120k, R2 = 160k". The output voltage is 2.8V. The current flowed into the resistors should be 10uA. It also mentions that VCCS consumes only 5uA.

Jeecoun

From the diagram, 0.5uA is used to bias, and the output branch current should be about 2.5uA. With 10uA current in the resistor, this 2.5uA will definitely affect your output voltage, which is related to the output common mode of VCCS.

Therefore, in my opinion, unless VCCS consumes significantly less current than the current flowed in the resistors, which,  however, is not in the paper, the output voltage will be very sensitive to mismatch, proccess, voltage, and temperature varation.