在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9987|回复: 13

[求助] psrr 高频时>0dB

[复制链接]
发表于 2012-4-18 15:35:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好:

放大器的PSRR高频增益为正,不知是由什么原因引起,还请大家指导一下:


所以,当在电源上加上波动做瞬态仿真时,输出电压会冲到很高,

tran.JPG
psrr.JPG
发表于 2012-4-18 15:44:49 | 显示全部楼层
那一点不稳定?会起振?
 楼主| 发表于 2012-4-18 16:03:07 | 显示全部楼层
回复 2# semico_ljj


    谢谢您的回复。

    还是不太懂,继续请教。
发表于 2012-4-18 20:25:01 | 显示全部楼层
初步估计是环路增益随频率的减小快于电源到输出增益的减小,导致在某个频率下psrr大于0。检查极点位置设置。
发表于 2012-4-18 23:44:15 | 显示全部楼层
超出环路的单位增益带宽的高频段,环路没有任何能力压制电源的抖动,这个时候的PSRR是由电源-放大器输出节点-地三个节点之间的电容分压决定的。所以用去耦合电容会有帮助,不过代价要考虑。
 楼主| 发表于 2012-4-19 08:42:06 | 显示全部楼层
回复 5# amodaman


   非常感谢您的回复。

   但我认为,即便这三点之间的电容电阻分压,那也不可能有vout/vdd > 1 的情况出现的。
发表于 2012-4-19 08:52:00 | 显示全部楼层
电容比为什么不可能倒过来?电源到输出点之间的电容大于输出电到地之间的电容就是这种情况. 在做电源管理模块LDO的时候,这种问题很常见,已经被分析的很清楚了.
 楼主| 发表于 2012-4-19 09:09:23 | 显示全部楼层
回复 7# amodaman


    如图:vout/vdd=(1/sc2)/(1/sc1 + 1/sc2) =c1/(c1+c2)<1,所以psrr<0dB
aa.JPG
发表于 2012-4-19 09:33:57 | 显示全部楼层
OK, 明白你的意思了. 你要看一下你的零点在哪里.
发表于 2017-6-26 11:03:56 | 显示全部楼层
这个问题解决了吗?我现在的仿真也出现了PSRR大于0的情况,要怎么解决呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 02:58 , Processed in 0.038224 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表