关于WLM选择的问题

Langjity

在我用到的.lib文件中，线负载模型的介绍如下： /* wire-loads */
  wire_load("smic18_wl10") {
    resistance
: 8.5e-8;
    capacitance
: 1.5e-4;
    area
: 0.7;
    slope
: 66.667;
    fanout_length
(1,66.667);
  }
  wire_load("smic18_wl20") {
    resistance
: 8.5e-8;
    capacitance
: 1.5e-4;
    area
: 0.7;
    slope
: 133.334;
    fanout_length
(1,133.334);
  }
  wire_load("smic18_wl30") {
    resistance
: 8.5e-8;
    capacitance
: 1.5e-4;
    area
: 0.7;
    slope
: 200.001;
    fanout_length
(1,200.001);
  }
  wire_load("smic18_wl40") {
    resistance
: 8.5e-8;
    capacitance
: 1.5e-4;
    area
: 0.7;
    slope
: 266.668;
    fanout_length
(1,266.668);
  }
  wire_load("smic18_wl50") {
    resistance
: 8.5e-8;
    capacitance
: 1.5e-4;
    area
: 0.7;
    slope
: 333.335;
    fanout_length
(1,333.335);
  }


对于这样的WLM，在综合的时候怎样根据设计的大小来选择用哪一个WLM啊？
如果有两个设计，std cells个数分别为10K和40k，那么该怎么选择呢？

陈涛

先搞清smic18_wl10/20/30/40/50的含义，
再按照设计的大小，找一个最接近的，或者大一级的。如果有特别要求，比如，那个block会被放得很开，可以选别的。

daboboxiao

回复 2# 陈涛


   我就是不知道它们的含义啊！也没找到相关的文档

陈涛

ask SMIC

archillios

WLM不重要，本来也不准确。与你的后端沟通一下，也许用0WLM，留些余量就可以了。