|
发表于 2012-2-2 08:22:39
|
显示全部楼层
一点建议:
测试方面,可以试试故意把sub-band选错,比如故意选高一个sub-band, Vctrl会不会把VCO拉到这个sub-band的最低点? 反之故意选低一个sub-band, Vctrl会不会把VCO拉到这个sub-band的最高点? 如果这样可以说明环路大方向还是正常的,那就有可能是小信号环路参数偏离设计值,造成比如pll的相位裕度不够。如果你pll有片外电容的话可以试着调节一下。
仿真方面,把pfd,cp,lpf,vco后仿 + 其他行为级 看看能不能锁定巴。
good luck |
|