关于opencore上的oc8051IP核在FPGA上实现的疑问

tobemyself · 发表于 2012-3-9 23:32:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请问大家有把oc8051放在FPGA上实现的么，我现在的问题是把仿真调试好了，可是采用altera例化的ROM作为oc8051的片外ROM时再进行仿真（modelsim调用altera的库），读取ROM中得指令时序不对，导致8051的CPU动不起来。问题肯定出在wishbone的总线时序和altera的ROM之间。大家一起交流一下吧~谢谢了！

tobemyself · 发表于 2012-3-10 21:38:49

我自己顶一个

sagaic · 发表于 2012-3-13 10:48:26

估计是你的8051核的引脚上没有一个buffer，而wishbone没有跟上8051核的速度

leishangwen · 发表于 2012-5-1 16:09:50

楼主我也遇到同样的问题，RTL级仿真没有问题，但是就是下载实现不了，我用的也是altera cycloneII ，DE2，现在有解决方法吗？

frinos · 发表于 2012-5-1 23:30:18

好好看吧，肯定可以，我已验证

tobemyself · 发表于 2012-5-2 22:05:40

回复 5# frinos

可以给大家讲讲你的验证中，ROM这一块是怎么做的么？我是真的没太多思路了~谢谢！

wallemm · 发表于 2012-6-17 17:40:38

直接用altera内部的ip rom弄。

abao2413 · 发表于 2012-8-11 11:38:31

好东西，叮叮叮

tiangua · 发表于 2012-8-11 20:55:21

signaltap 抓信号看一下。

其实大部分问题是可以验证出来的。
ps：仔细检查一下仿真、综合、布线过程的warning信息

McuPlayer2013 · 发表于 2013-4-18 10:39:12

ROM是并行读取32bit，因为8051指令的长度不一，故而地址不是4个字节对齐的
只要ROM的地址寻址，解决这个问题就OK，我是用多块RAM地址交叉解决的

[求助] 关于opencore上的oc8051IP核在FPGA上实现的疑问

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2