请教cadence ahdlLib中，关于cell>>opamp的veriloga模型和symbol的几个问题？

wxy2007 · 发表于 2012-1-10 17:17:01

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在cadence ahdlLib中opamp的veriloga模型和symbol中，
（1）symbol中有vref，这个端口是用来做什么的？该接什么样的电压？
（2）运放的参数在veriloga中已经定义并赋值，若在schematic中，从ahdlLib调出来再给参数赋值，simulator用的是原来已经设好的参数值还是在schematic中设定的值呢？
（3）通常，大家是用什么样的方式调用veriloga模型的？是自己写还是直接调用ahdlLib中的veriloga模型？
请达人指点，不胜感激！

wulong527 · 发表于 2012-1-12 22:19:29

1 不记得了，你填一个值，4一下就知道了；
2 simulatior会采用你你在schematic中设定的值，这是通过veriloga的参数传递实现的；
3 ahdl中有的，又只需要修改几个已有的parameter就可以适用的，当然直接调用了，毕竟ahdl里面的cell都是经过cds很多人验证的。

abab1394 · 发表于 2012-1-16 13:37:39

自己看代码，库里都有说明

cici520 · 发表于 2012-9-16 20:23:36

学习学习，谢谢

zhang494903066 · 发表于 2013-5-30 15:07:10

我想问下楼主那个ahdlib里的opamp在哪里，我没找到，我想看下他的程序，但是我找不到，希望楼主帮我一下，多谢

buzengzeng · 发表于 2013-12-13 17:23:55

回复 1# wxy2007

楼追你好，虽然这个帖子是很早以前了，但是现在我也遇到这样的问题了，搞了有一些时间了，但是还是没有完全搞明白，不知道楼主高清么没有，还请楼主指教啊！、谢谢！！

buzengzeng · 发表于 2013-12-13 17:24:20

我去，怎么又是审查！！

buzengzeng · 发表于 2013-12-13 17:25:29

楼主你好，虽然这个帖子很早以前就有了，但是好像没有得到解决，最近我也遇到这个问题了，有些不明白，不知道楼主搞清楚没，还望楼主指教啊！
谢谢！！

alichen · 发表于 2014-12-9 10:03:24

非常感谢楼主的问题

hehuachangkai · 发表于 2021-1-5 10:41:38

看看

[求助] 请教cadence ahdlLib中，关于cell>>opamp的veriloga模型和symbol的几个问题？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1