在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: xiao_ga

calibre中怎么用v2lvs把verilog网表转换成spice网表

[复制链接]
发表于 2010-11-30 14:36:21 | 显示全部楼层
.v档都是APR之后吗?
发表于 2010-11-30 19:33:23 | 显示全部楼层
是这样子的~
发表于 2010-12-7 17:00:27 | 显示全部楼层
关键就这句:v2lvs -v verilog_design_file -o output_spice_file
不会看calibre 手册,是用的calibre工具来的
发表于 2011-3-15 16:48:53 | 显示全部楼层
xue xi
发表于 2011-3-15 17:04:28 | 显示全部楼层
主要就是用
v2lvs -v  -o -s0 -s1  -s

-l 很少用, 不是必要的,
发表于 2011-3-15 21:04:28 | 显示全部楼层
学习了,谢谢
发表于 2011-6-14 17:25:14 | 显示全部楼层
2L经典~~
发表于 2011-10-10 20:39:27 | 显示全部楼层
请问可以将cdl转换成.v网表吗?
发表于 2012-1-9 11:16:47 | 显示全部楼层
生成的网表子电路端口和标准单元转换的子电路端口如何匹配 不可能手工匹配吧 VDD VSS 是一目了然 其它端口呢?
发表于 2012-1-10 15:23:04 | 显示全部楼层
回复 8# sean12

我想问APR 是什么?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 18:12 , Processed in 0.027539 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表