滤波器中的乘法运算设计

qinlongdwtdx · 发表于 2011-12-28 17:32:24

您需要登录才可以下载或查看，没有账号？注册

x

各位大哥，小弟在学习滤波器的设计，向各们求助。

IIR 或FIR中有很多的乘加运算，在是用verilog 描述时，乘法运算采用什么方法来描述比较好呢？

gongchengshi333 · 发表于 2011-12-28 20:53:39

这个基本上比较难，恐怕要做定点或者浮点运算单元。

qinlongdwtdx · 发表于 2011-12-28 21:04:14

回复 2# gongchengshi333

当然是定点啊

shuli124 · 发表于 2011-12-28 21:44:26

大部分是定点吧，看你要好大的精度。
如果对面积不是太苛刻，用a*b或调用design ware的乘法器都可以，FPGA的话也可以调用资源里面的乘法器。

doudouliu · 发表于 2011-12-28 22:46:31

乘法好像在FPGa中实现都比较麻烦，最好看看你FPGA里面有没有硬件乘法器。不行的话可以考虑用《数字信号处理的FPGA实现》上面的方法，或者参考http://www.spiral.net/上的用加法器、减法器与移位器表示的乘法模块的办法

doudouliu · 发表于 2011-12-28 22:49:52

最好看看你的FPGA中有没有专门的硬件乘法器，或者参考www.spiral.com网站上的用加法、减法和移位操作来实现乘法的办法。

neoitachi · 发表于 2011-12-28 22:54:56

定点运算，最好采用的FPGA有硬件乘法器！

argintang · 发表于 2011-12-28 23:19:56

Thank you.Ding

wangminhua2 · 发表于 2011-12-28 23:33:38

硬件乘法器!

qlengyu · 发表于 2011-12-29 08:08:04

现在的FPGA芯片通常都带硬件乘法器，但个数不一
首先要确定所用芯片的硬件乘法器个数是否够用
若够，直接采用
若不够，再想其他方法实现，例如分时复用

[原创] 滤波器中的乘法运算设计