在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9184|回复: 17

[原创] 滤波器中的乘法运算设计

[复制链接]
发表于 2011-12-28 17:32:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大哥,小弟在学习滤波器的设计,向各们求助。

IIR 或FIR中有很多的乘加运算,在是用verilog 描述时,乘法运算采用什么方法来描述比较好呢?
发表于 2011-12-28 20:53:39 | 显示全部楼层
这个基本上比较难,恐怕要做定点或者浮点运算单元。
 楼主| 发表于 2011-12-28 21:04:14 | 显示全部楼层
回复 2# gongchengshi333


    当然是定点啊
发表于 2011-12-28 21:44:26 | 显示全部楼层
大部分是定点吧,看你要好大的精度。
如果对面积不是太苛刻,用a*b或调用design ware的乘法器都可以,FPGA的话也可以调用资源里面的乘法器。
发表于 2011-12-28 22:46:31 | 显示全部楼层
乘法好像在FPGa中实现都比较麻烦,最好看看你FPGA里面有没有硬件乘法器。不行的话可以考虑用《数字信号处理的FPGA实现》上面的方法,或者参考http://www.spiral.net/上的用加法器、减法器与移位器表示的乘法模块的办法
发表于 2011-12-28 22:49:52 | 显示全部楼层
最好看看你的FPGA中有没有专门的硬件乘法器,或者参考www.spiral.com网站上的用加法、减法和移位操作来实现乘法的办法。
发表于 2011-12-28 22:54:56 | 显示全部楼层
定点运算,最好采用的FPGA有硬件乘法器!
发表于 2011-12-28 23:19:56 | 显示全部楼层
Thank you.Ding
发表于 2011-12-28 23:33:38 | 显示全部楼层
硬件乘法器!
发表于 2011-12-29 08:08:04 | 显示全部楼层
现在的FPGA芯片通常都带硬件乘法器,但个数不一
首先要确定所用芯片的硬件乘法器个数是否够用
若够,直接采用
若不够,再想其他方法实现,例如分时复用
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 18:29 , Processed in 0.022056 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表