模拟基带滤波器中运放里面的共模反馈稳定性问题

bilinzhuxiao

回复 8# wocaishidac
我在电源电压上加了一个上电的vpulse，从0到3.3v，raise time设置为10ns，防真tran看输出没有什么振荡波形，只是有些噪声，噪声幅度大概10nV左右，很不规则。输入端加入输入信号防真tran波形输出正常，没有什么振荡波纹。接法的话应该没问题吧哈哈，接反的话DC点都会有问题的。不知道是不是我跑的tran不对。

bilinzhuxiao

回复 9# kuohsi
我也在怀疑是不是接法问题，不过仿真出来这个波形老大说不对，哎 我也想搞明白这个问题

bilinzhuxiao

回复 11# bilinzhuxiao

反反复复仿真还是不行啊，哎  求大虾指点迷津

gaojun927

基本同意4楼，貌似是个常见问题。是不是仿真时外面的负反馈也带着？你没有注意到那同样也是一个弱的共模正反馈环路吗？所以两个环路最终是耦合起来了（你可以画个共模小信号图并转成系统框图就清楚了。）而根据你断点位置给出的T不是真正的T。至于怎么解决？你可以考虑用cmdmprobe，或者根据系统框图找到真正的断点。

vikinglan

运放外面的负反馈环路对共模信号存在正反馈

bilinzhuxiao

仿真图

回复 13# gaojun927


   非常感谢您的回复，我试着防了下，在运放的输出端加上cmdmprobe，就向上图所示的一样。仿真差模（value=-1）的话左边第一环路稳定性stb的裕度还是从0度开始，另外两个环裕度都是从180度开始的。仿真共模（value=1）发现环路增益都是负值，无所谓裕度够与不够。

bilinzhuxiao

回复 14# vikinglan


    还是有问题，希望能再给予指点，最近思路老打不开。哎 不行，我还得换结构，太伤了

semico_ljj

ipoobe位置不对会引起多大的问题呢？

bilinzhuxiao

回复 17# semico_ljj
   我加在我运放的那个图上位置处，相位裕度从0度开始了，正常情况都是从180度开始。现在改共模反馈电路也还是有问题，我发现只有当我共模反馈电路中输入管或者差模路径中某个管子进入线性区时，环路裕度才从180度开始，恢复正常状态，不过此时增益肯定很低了，大概20多dB，这其中的原因我很不理解。相位裕度从0度开始是怎么回事呢？有明白的能指导下么，谢谢，悬赏求指导。

bilinzhuxiao

第一个运放差模环路AC响应，相位曲线曲线上翘

回复 1# bilinzhuxiao

非常感谢，按照您所说的断开共模反馈环的点我用cmdmprobe来测试了下共模反馈环路，测试结果是正常的从180°开始的，而且裕度也正常。不过还有个更奇怪的问题，我第一个运放的差模还是有些问题，也是从0°开始的，而且相位曲线是从0度往上翻转，就像有零点一样。