讨论下latch的time borrowing？

sna · 发表于 2010-9-10 10:16:50

timing borrowing通常是在有Latch的时序电路中，可以向latch借时间。
在clock gating中用的较多。

ghostyyp · 发表于 2010-10-13 17:08:04

能否请哪位发些相关的资料

suntou · 发表于 2010-10-15 14:12:19

不错，不错。

harry1862pd · 发表于 2011-6-30 11:29:27

transparent

Lawee · 发表于 2011-6-30 14:23:33

这个有意思，但是工艺决定了以后，一个cycle中最多能做的事情就差不多决定了吧

以后会怎样 · 发表于 2011-8-29 14:14:14

回复 9# seaman_516

如果designer 真的用到了timing borrowing 那在STA 的时候怎样确保全部的timing 都满足呢?是不是需要大量的manual effort ?而不能直接依靠EDA工具?

sunkimi · 发表于 2011-9-13 23:18:39

回复 5# abnerliu

hi,
would you please explain why the latch has a higer leak current with DFF.?
Thank you.

haier822 · 发表于 2011-12-19 16:01:42

回复 8# seaman_516

time borrowing：指的是两段时序路径之间的borrowing，具体如下解释；
一般，当两个latch串联时，比如latcha和latchb，latcha高电平有效，latchb低电平有效，
一个时钟周期，假如高电平先来；
那么如果在时钟下降沿之前latcha的q端数据到达latchb的d端，那么setup满足，为正值，如果在第二个上升沿之后latcha的q端数据到达latchb的d端，那么setup仍然满足，此时发生了timing borrowing，setup报告为0；
如果在第二个上升沿之后才到达，那么setup违反，为负值；
因此，最大的可以借到的时间是半个周期。

那个"后"字应该改为前字吧

mylove2 · 发表于 2012-10-16 17:23:19

回复 8# seaman_516

帅气！

0223 · 发表于 2012-10-16 21:09:06

十分感谢，有没有这方面的资料可以共享下？不胜感激！！！

[原创] 讨论下latch的time borrowing？

站长推荐 /2