verilog中的存储器初始化问题

l2002924700 · 发表于 2011-12-12 17:20:47

您需要登录才可以下载或查看，没有账号？注册

x

各位大侠，小弟有一个问题，就是我一旦定义了一个存储器，那么我如何在复位时将其置0。
比如：reg[15:0] MEM_REG[7:0];我怎样才能将其在复位信号有效时置0？

l2002924700 · 发表于 2011-12-12 17:22:31

补充一句，不用initial块，因为我要使用一个可综合的语句！如何使用verilog语句实现？

buley · 发表于 2011-12-12 17:22:34

一般来讲RAM不能用复位信号置位，否则会综合出一大堆逻辑出来。

SKILLER · 发表于 2011-12-12 18:25:26

回复 3# buley

这个是为什么呢，我好像也看见过一段代码，没用存储器格式，而是把寄存器一个个定义出来，比如reg 【7：0】 mem0，mem2，...，mem7；
然后还是一个个的赋值。

l2002924700 · 发表于 2011-12-12 19:38:32

回复 3# buley

那如果我一定想要用复位来对RAM进行初始化呢！就像FPGA那样！我以前是做FPGA的，我觉得对于FIFO的复位有时还是蛮重要的！

l2002924700 · 发表于 2011-12-12 19:40:05

回复 4# SKILLER

对呀！我也见过这种代码，但是我不想使用这种风格。不过话又说过来，既然这样可以，那没有理由不能对于存储器使用复位呀！

falloutmx · 发表于 2011-12-12 20:34:14

这么说吧，你能想出带复位置0的RAM是什么个硬件结构吗？
这样就能理解3L说的话了

remnant · 发表于 2011-12-12 22:20:48

verilog描述的所谓memory无法被综合。
你所见到的写法，其实是寄存器。

当对存储要求很小时，比如i2c，只会1个byte传入立刻被读走的话，那就没必要使用memory这种
面积巨大的器件，寄存器就足够了。

qlengyu · 发表于 2011-12-13 08:24:34

reg[15:0] MEM_REG[7:0] 是一个数组
若需要对数组中的某一存储单元进行操作，必须指定该存储单元在数组中的位置。
如：MEM_REG[5] 《= 0；
或者
reg [15:0] data;
data 《= MEM_REG[4];

everhappy · 发表于 2011-12-13 09:00:55

自行定义for循环，复位每个寄存器
你这个定义根本就不是RAM

[求助] verilog中的存储器初始化问题